E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
紫光同创FPGA
紫光
行动3|网师能力进阶三部曲
今天继续跟着窦老师学习了《网师能力进阶三部曲》,get了几个特别实用的小程序、软件,特别感谢窦老师的倾心分享。【扫描软件】窦老师介绍了扫描工具vFlat,可以用来手机扫描,我也试用了一下,效果很不错。我经常使用的小程序是扫描全能王,用起来也是挺不错的,推荐大家使用。【音视频格式转换软件】在网络教学中经常用到转换软件,窦老师用实操视频详细介绍了格式工厂的使用,以前我自己也用过,今天经窦老师介绍,又知
拾光散人
·
2024-01-08 06:58
三本光电从颓废到武汉年薪30w的本科经历经验与浅谈(毕业工作一年的嵌入式软件工程师经验分享)
三本光电从颓废到武汉年薪30w的本科经历经验与浅谈(毕业工作一年的嵌入式软件工程师经验分享)文章目录目前情况颓废时期项目时期第一次写单片机代码第一次接触计算机视觉第一次接触Linux驱动开发第一次接触
FPGA
网易独家音乐人Mike Zhou
·
2024-01-08 04:26
个人经验浅谈
嵌入式
c语言
单片机
物联网
mcu
stm32
51单片机
遇见心想事成的自己
我们和我们生命共
同创
造我们的人生。尽力做好自己分内的事,剩下的就交给老天,如是而已。接受宇宙的讯息,达到心想事成心想事成的第一步就是清楚德知道自己到底想要什么。
靖益求精
·
2024-01-08 03:40
当代国礼艺术巨匠:“兰花才子”金晓海
现为杭州兰亭画院院长、中南海
紫光
阁画院院士、中国文联书画艺术交流中心会员、中国美术研究院研究员、浙江省诗书画之友社理事、浙江省国际美术交流协会理事、浙江省花鸟画家协会会员。
今天头条书画艺术
·
2024-01-08 03:31
浅谈Verilog代码的执行顺序
而组合逻辑电路和时序逻辑在
FPGA
中并行执行这是毋庸置疑的
STATEABC
·
2024-01-07 21:39
一般人学不会的FPGA
fpga开发
FPGA
verilog
FPGA
实现电机位置环、速度环双闭环PID控制
一、设计思路主要设计思路就是根据之前写的一篇
FPGA
实现电机转速PID控制,前面已经实现了位置环的控制,思想就是通过电机编码器的当前位置值不断地修正PID去控制速度。
STATEABC
·
2024-01-07 21:09
一般人学不会的FPGA
fpga开发
嵌入式硬件
FPGA
verilog
PID
电机驱动
FPGA
时序分析与时序约束(三)——I/O接口约束
为了准确地对设计中的外部时序上下文进行建模,必须提供输入和输出端口的时序信息。因此要进行输入输出延时约束,延迟约束用的是set_input_delay和set_output_delay,分别用于input端和output端,其时钟源可以是时钟输入管脚,也可以是虚拟时钟。一、输入接口约束set_input_delay-clock-reference_pin-clock_fall-rese-max-a
STATEABC
·
2024-01-07 21:36
#
FPGA时序分析与约束
fpga开发
嵌入式硬件
FPGA
时许约束
时许分析
【
FPGA
基础篇】Xilinx FIFO详细解析
StandardReadFirst-WordFall-Through同时读写时序分析握手信号ProgrammableFlagsDataCountsNon-symmetricAspectRatiosFIFO作为
FPGA
mrVillain
·
2024-01-07 13:48
FPGA
基础知识
fpga
fifo
【Xilinx
FPGA
】异步 FIFO 的复位
FIFO(First-In-First_Out,先入先出)是一种的存储器类型,在
FPGA
开发中通常用于数据缓存、位宽转换或者跨时钟域(多bit数据流)。
洋洋Young
·
2024-01-07 13:46
Xilinx
FPGA
开发
fpga开发
xilinx
异步
FIFO
古诗词中,有很多类似前人的诗句,算不算抄袭呢?
有的通篇化用,有的引用几句,有的一字不改直接拿来就用,这些都是诗人常用的不
同创
作方式。一、有意的相似1、无一字无来处黄庭坚评价韩愈作文、杜甫作诗的时候,讲到:"老杜作诗,
老街味道
·
2024-01-07 13:56
服务、共享、品牌——《经营的本质》摘抄
服务+共享+品牌=经营附加值在价值共创中,全部生产流程都要层层创造价值,起点是顾客需求,终点是顾客价值的共
同创
造。对于不能创造顾客价值或者不能带来增值的环节就需要回归顾客价值导向进行调整。
职场案例
·
2024-01-07 08:45
小样本学习(FSL)和元学习、数据增强和对比学习各自的概念和相互关系
去年疫情开始,取消线下课程和考试,我闲着没事,就搞起了研究,很巧的是和ChatGPT时间重叠了,当时因为网上全是防治疾病的,我也就错过了ChatGPT的黄金期,不然没准就是搞NLP了,今天我也请GPT4.0一
同创
作
Chowley
·
2024-01-07 07:07
机器学习
深度学习
自然语言处理
lstm
chatgpt
Win10微软拼音使用小鹤双拼方案
目前流行的双拼方案有多种:微软、搜狗、QQ、百度、谷歌、加加、
紫光
、小鹤等等,编码方案虽然略有区别,大家总体来说,差别不大,如果大家开始学习的就微软双拼,那么恭喜你,任何一个Windows电脑都可以用,
taller_2000
·
2024-01-07 06:11
数据清洗
Office
输入法
双拼
小鹤
微软输入法
Excel
解锁未来商务智能:Saas与AI的协
同创
新
在人工智能(AI)的快速发展和商务领域的需求推动下,SoftwareasaService(SaaS)作为一种服务模型,与AI的协同应用呈现出强大的潜力。本文将深入探讨Saas和AI如何协同工作,以推动商务智能的发展,提高企业效率和创新力。1.AI的商务应用AI技术如自然语言处理、机器学习和深度学习等,在商务领域展现出了巨大的应用前景。以下是AI在商务中的典型应用场景:智能客服:利用语音识别和自然语
benhuyun_dev
·
2024-01-07 06:54
人工智能
小程序
通用异构参数服务器技术
这种设计需要能够适应不同的计算环境和任务需求,包括CPU、GPU、
FPGA
等不同的计算资源。为了实现这一目标,参数服务器采用了层次化的架构设计,包括数据层、计算层、通信层和应用层。
道亦无名
·
2024-01-07 02:32
人工智能
服务器
运维
基于
FPGA
的可编程AES加解密IP
ProgrammableAESEncryption/DecryptionIP可编程AES加解密IP可编程AES加解密IP提供了加解密算法功能,兼容美国国家标准与技术研究院(NIST)发布的高级加密标准(AES):FIPSPUB197。结合FIPS197分组加密算法,可编程AES加解密IP具备5种加密模式:ECB,CBC,CFB,OFB,CTR,全部支持加密和解密功能,兼容美国国家标准与技术研究院(
FPGA IP
·
2024-01-07 00:43
技术交流
FPGA
AES
IP
基于LZO的高性能无损数据压缩IP
LZOAccel-CLZODataCompressionCore/无损数据压缩IPCoreLZOAccel-C是一个无损数据压缩引擎的
FPGA
硬件实现,兼容LZO2.10标准。
FPGA IP
·
2024-01-07 00:12
技术交流
FPGA
LZO
基于
FPGA
的高性能MD5加密IP
MD5EncryptionIPMD5加密IP完全兼容消息摘要算法MD5的实现。Core可以接收长达2^64-1bits的消息长度,按照512-bit大小对消息进行分块处理,并对不足512-bit的消息结尾进行补位以及消息长度值的添加,计算结果是产生128-bit的消息摘要。Core采用AMBAAXI4-Stream数据接口,非常易于被使用和集成。Core可以脱机、独立运行,释放CPU的数据加密密集
FPGA IP
·
2024-01-07 00:12
技术交流
FPGA
MD
基于
FPGA
的SATA 3.0 Host 控制器
SATAHostCore可以集成到
FPGA
中,兼容SATA-1(1.5Gbps),SATA-2(3.0Gbps),SATA-3(6.0Gbps)工业级接口标准,为SATA设备提供一种高效且易于使用的接口
FPGA IP
·
2024-01-07 00:42
SATA
FPGA
H
Vivado IP核之浮点数乘除法 Floating-point
目录前言一、浮点数乘除法示例二、Floating-pointIP核配置步骤1.乘法器配置2.除法器配置三、仿真1.顶层代码2.仿真代码四、仿真结果分析总结前言随着制造工艺的不断发展,现场可编程逻辑门阵列(
FPGA
迎风打盹儿
·
2024-01-06 19:14
Vivado的学习之路
fpga开发
硬件工程
tcp/ip
行舟乐评:Kodak Black领衔嘻哈新单《ZEZE》,空降英Q榜前十
柯达·黑/特拉维斯·斯科特/函数)本周第十歌曲:ZEZE(啧啧)行舟乐评:这首《ZEZE》(啧啧)由KodakBlack(柯达·黑)、TravisScott(特拉维斯·斯科特)和Offset(函数)共
同创
作嘻哈热单
行舟乐评
·
2024-01-06 18:11
FPGA
-VHDL-竞赛抢答器设计(平台实现)-2023
题目四:竞赛抢答器设计(平台实现)★抢答器的输入路数为8路;(8位二进制输入)当主持人宣布开始(拨下A7键时为有效),抢答时当某一方先按下按键,其他键则失效;用一个数码管显示抢中的路编号,并开始进行60秒倒计时(用两个数码管显示),时间到用一指示灯进行闪烁提示;A7键回位后,进行下一轮抢答。重要的事情说三遍:可以参考,不要伤害认真做的同学!可以参考,不要伤害认真做的同学!可以参考,不要伤害认真做的
-芒果酱-
·
2024-01-06 16:59
fpag开发
fpga开发
【216→管理】清华宁向东管理学(Part8)
23领导力=追随力=业绩,核心都是要将“领导力”转变为“追随力”,最后由大家共
同创
造出价值。
Koala谦爸
·
2024-01-06 14:49
紫光
展锐5G扬帆出海 | 欧洲积极拥抱更多5G选择
和我国一样,欧洲不少国家也在2019年进入5G商用元年:英国在2019年5月推出了5G商用服务,该国最大的移动运营商EE(EverythingEverywhere)最先商用5G;德国在2019年年中推出5G商用服务,德国电信、沃达丰和Telefonica是首批商用5G的运营商;瑞士于2019年3月开启5G商用,覆盖瑞士全国150多个大小城市/镇;沃达丰意大利公司于2019年6月在全国五个城市开通了
紫光展锐官方
·
2024-01-06 12:39
5G
【LabVIEW
FPGA
入门】创建第一个LabVIEW
FPGA
程序
本教程仅以compactRIO(
FPGA
-RT)举例1.系统配置1.1软件安装
FPGA
-RT1.LabVIEWDevelopmentSystem(FullorProfessional)2.LabVIEWReal-TimeModule3
東方神山
·
2024-01-06 11:51
FPGA】
LabVIEW
FPGA
CompactRIO
linux驱动-poll使用笔记
前言一个项目中使用了赛灵思的
FPGA
,需要
fpga
这边和arm这边进行数据通讯,通讯方式使用的是一段
fpga
和arm共享的ddr内存,把这块内存做了一个fifo,并通过中断出发,我在arm这边实现一个驱动来接收处理中断
zhangbin-eos
·
2024-01-06 11:20
linux
linux
笔记
大一,如何成为一名
fpga
工程师?
3、掌握
FPGA
设计流程/原理(推荐教材:
FPGA
权威指南、Altera
FPGA
/CPLD设计、IP核芯志-数字逻辑设计思想、静态时序分析、嵌入式逻辑分析仪等),4、常用的协议(ARP协议、udp协议、
宸极FPGA_IC
·
2024-01-06 11:18
fpga开发
fpga
硬件工程
嵌入式硬件
单片机
【
紫光
同创
国产
FPGA
教程】——(PGL22G第二章)键控流水灯实验例程
本原创教程由深圳市小眼睛科技有限公司创作,版权归本公司所有,如需转载,需授权并注明出处(www.meyesemi.com)适用于板卡型号:
紫光
同创
PGL22G开发平台(盘古EU22K)一:盘古EU22K
小眼睛FPGA
·
2024-01-06 11:17
FPFA
fpga开发
fpga开发
火烧云
在这几种光中,红光穿过空气层的本领最大,橙、黄、绿光次之,青、蓝、
紫光
最差。
咘谷兮
·
2024-01-06 07:38
高速大面阵相机数据采集传输带宽分析与随笔
高速相机从CMOS读取数据,到
FPGA
进行处理,通过高速收发器GT系列,进行大数据量的传输,最后通过传输接口将数据转移到计算机。这里面传输数据量的瓶颈就是相机对外的传输接口
小海盗haner
·
2024-01-06 07:36
数码相机
【心得杂记】简单聊聊限制高速面阵相机性能的因素
高速相机主要包括的核心部件有:CMOS、
FPGA
、传输接口。CMOS目前,CMOS国外和国内的厂商都很给力,基本也是看市场需求。最近接触的面阵相机,用的最多的就是长光辰芯Gpixel的CMOS。
小海盗haner
·
2024-01-06 06:33
数码相机
小梅哥Xilinx
FPGA
学习笔记20——无源蜂鸣器驱动设计与验证(音乐发生器设计)
目录一:章节导读二:无源蜂鸣器驱动原理三:PWM发生器模块设计3.1PWM发生器模块框图3.2PWM发生器模块接口功能描述3.3PWM波生成设计文件代码3.4测试仿真文件3.5测试仿真结果3.6板级调试与验证之顶层文件设计四:基于PWM波的音乐发生器设计4.1“天空之城”乐谱4.2get_pitch模块的代码4.3rom配置4.4coe文件4.5顶层文件设计4.6仿真验证代码4.7仿真结果4.8板
都教授_
·
2024-01-06 04:39
fpga开发
学习
笔记
小梅哥Xilinx
FPGA
学习笔记21——IP核之RAM实验
目录一:RAM简介1.1存储器的分类二:单端口ram配置2.1单端口RAM的框图2.2RAMIP核配置2.3RAM读写模块设计2.4顶层模块设计2.5仿真测试文件代码2.6仿真结果三:伪双端口配置(小梅哥)3.1伪双端口框图3.2详细配置流程图3.2激励文件设计代码3.3仿真结果四:伪双端口配置(正点原子)4.1RAM写模块设计4.2RAM读模块设计4.3顶层文件设计4.4仿真文件4.5仿真结果一
都教授_
·
2024-01-06 04:07
fpga开发
学习
笔记
雅读 | 以茶入画,以画释茶,惬意百态尽在一册
墨石山人王成华倾情作画,再现中国传统山水情致,80后女诗人桑田精心题作,描摹山居饮茶生活风味,一老一少,一画一诗,老的年近八旬,少的三十出头,两位加起来一百多岁的人共
同创
作
趣读书吧
·
2024-01-06 00:44
MATLAB/simulink HDLCoder生成DDS quartus项目
文章目录前言一、什么是HDLCoder二、使用步骤1.搭建simulink模型2.HDLCoder使用总结前言为了提升
FPGA
学习过程的生活品质,在此记录一下使用simulink搭建模型以后直接使用HDLCoder
萨文 摩尔杰
·
2024-01-05 23:42
FPGA学习
matlab
fpga开发
开发语言
Simulink HDL Coder
FPGA
初级开发实践(三) 按键消抖
前言:本栏目除特别说明以外,均采用的黑金AX7103开发板,该开发板时钟频率为200M,并且是双端时钟,因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录,如有不足请在评论区指出,博主不会对各位的问题作出解答,请谅解。博主深知网络上关于HDLCoder的资料十分稀少,特别是中文资料几乎没有,并且官方给出的例子大多挺难不适合入门,因此将自己摸索的过程记录下来,希望给
肆拾伍
·
2024-01-05 23:11
#
HDL
Coder
FPGA
Matlab
笔记
fpga开发
Simulink HDL Coder
FPGA
初级开发实践(一) LED呼吸灯
前言:本栏目除特别说明以外,均采用的黑金AX7103开发板,该开发板时钟频率为200M,并且是双端时钟,因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录,如有不足请在评论区指出,博主不会对各位的问题作出解答,请谅解。博主深知网络上关于HDLCoder的资料十分稀少,特别是中文资料几乎没有,并且官方给出的例子大多挺难不适合入门,因此将自己摸索的过程记录下来,希望给
肆拾伍
·
2024-01-05 23:10
FPGA
#
HDL
Coder
linux
运维
centos
Simulink HDL Coder
FPGA
初级开发实践(二) LED流水灯
前言:本栏目除特别说明以外,均采用的黑金AX7103开发板,该开发板时钟频率为200M,并且是双端时钟,因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录,如有不足请在评论区指出,博主不会对各位的问题作出解答,请谅解。博主深知网络上关于HDLCoder的资料十分稀少,特别是中文资料几乎没有,并且官方给出的例子大多挺难不适合入门,因此将自己摸索的过程记录下来,希望给
肆拾伍
·
2024-01-05 23:10
FPGA
#
HDL
Coder
simulink
hdl
coder
★教程4:
FPGA
/MATLAB/Simulink联合应用开发入门与进阶X例——目录
更全面的介绍
FPGA
,MATLAB,Simul
fpga和matlab
·
2024-01-05 23:39
matlab
FPGA
simulink
联合应用开发
★教程4:
FPGA
/MATLAB/Simulink联合应用开发入门与进阶X例——前言
从事MATLAB算法仿真工作15年,从事
FPGA
系统开发工作12多年。擅长解决各种算法仿真、建模、通信、图像处理、AI、智能控制等。
fpga和matlab
·
2024-01-05 23:38
matlab
simulink
fpga
联合开发
【INTEL(ALTERA)】Nios V 处理器 英特尔
FPGA
IP 在执行 IP 升级时遇到错误 (20327)?
说明在运行Nios®V处理器英特尔®
FPGA
IP从PrimePro软件21.3或21.4英特尔®Quartus®版进行升级时,英特尔®Quartus®PrimePro软件22.1版可能会出现此问题。
神仙约架
·
2024-01-05 21:54
INTEL(ALTERA)
FPGA
fpga开发
Nios
V
Xilinx(AMD) vivado软件IP核及license许可文件简介
1概述Vivado软件作为Xilinx(AMD)
FPGA
器件重要的开发设计软件,包含了功能丰富IP核。
MmikerR
·
2024-01-05 16:42
FPGA
fpga开发
fpga
vivado
IP核
license
xilinx
伤逝——子君的绝笔
与涓生同居时,我们在吉兆胡
同创
立了满怀希望的小小的家庭,窗外有槐树和老紫藤,尽管板床靠着墙壁,但因为我和涓生心中都充满着希望,对我们的生活,对我们的婚姻,对我们的未来,我们都满怀期待,因此并不觉得这里破败
树上的月亮
·
2024-01-05 12:52
FPGA
查找表的用途和内部功能
翻译自LUTs
FPGA
及其内部架构查找表(LUT)概述使用LUT实现逻辑函数情况1:输入变量的数量等于LUT输入的数量情况2:输入变量的数量大于LUT输入的数量情况3:输入变量的数量小于LUT输入的数量
疯狂的泰码君
·
2024-01-05 11:09
FPGA
fpga开发
FPGA
- 240102 -
FPGA
期末速成
TAG-
FPGA
、期末、速成
FPGA
、期末、速成
FPGA
、期末、速成//–习题1–//CPLD(ComplexProgrammableLogicDevice)是ComplexPLD的简称,一种较PLD为复杂的逻辑元件
乐意奥AI
·
2024-01-05 11:05
FPGA
fpga
基于 Makefile 的
FPGA
构建系统
文章目录1.介绍2.Makefile基本使用2.1更通用例子3.Vivado提供的命令行工具3.1TCL脚本介绍与基本使用3.1.1变量与替换3.1.2控制结构与过程3.2在vivado中使用tcl脚本3.2.1创建并初始化vivado工程3.2.2对设计文件进行综合3.2.3实现与布局布线3.2.4生成bit文件和ltx可调试文件4.通过Makefile生成tcl脚本4.1最终目标4.2生成bi
qq_36525177
·
2024-01-05 11:34
fpga开发
Quartus II 13.1的安装及使用
FPGA
开发环境有Xilinx公司的ISE(目前已停止更新),VIVADO;因特尔公司的QuartusII;ASIC开发环境有Synopsys公司的VCS;很多人也在用IcarusVerilog和GTKwave
lbaihao
·
2024-01-05 09:05
verilog
c语言
9.4高分!花费十年,当起农场主,原因居然只为了它
结婚当日他们相互承诺,要共
同创
造一个有意义的人生。约翰是一名摄影师,拍摄世界各处的野生动物。在一次约翰跟拍一位爱囤养动物的人,政府打算把
优选纪录片
·
2024-01-05 08:44
FPGA
高端项目:6G-SDI 视频编解码,提供工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的GT高速接口解决方案我目前已有的SDI编解码方案3、设计思路和框架设计框图GV8601A均衡EQGTX时钟要求GTX调用与控制SMPTEUHD-SDISMPTEUHD-SDI接收SMPTEUHD-SDI发送6G-SDI接收数据处理发送数据彩条GV8500增强驱动6G-SDI视频发送输出4、vivado工程详解5、工程移植说明vivado版本不一致处理
9527华安
·
2024-01-05 06:14
FPGA编解码SDI视频专题
FPGA
GT
高速接口
菜鸟FPGA图像处理专题
fpga开发
视频编解码
6G-SDI
SDI
GTX
FPGA
高端项目:纯verilog的 UDP 协议栈,提供11套工程源码和技术支持
目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHYIDELAYE源语MAC层AXI4-StreamFIFOUDP协议栈IP地址修改UDP数据回环总体代码架构5、工程源码-1详解6、
9527华安
·
2024-01-05 06:13
菜鸟FPGA以太网专题
fpga开发
udp
verilog
网络通信
上一页
15
16
17
18
19
20
21
22
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他