视频图像编解码FPGA

FPGA学习笔记-知识点1

目前主流FPGA都采用了SRAM工艺的查找表(LUT)结构，LUT本质上就是一个RAM。
dangdang爱章鱼·2023-04-08 04:20

FPGA学习笔记--Vivado的使用

Vivado软件的使用开发流程1.新建工程createproject选个合适的存放地点，注意不要有中文路径！！！2.设计输入接下来就直接点击Finish–>OK–>YES,然后就可以在.v文件里面编写代码了3.设计约束输入编写完代码后设置好后Ctrl+S保存4.生成比特流其实还有分析综合和运行实现，生成比特流会在这两个完成之后才会进行可以在ProjectSummary看到进度如果分析综合过程中失败
read_book_con·2023-04-08 04:13

FPGA学习笔记 1 -- Quartus软件的使用

软件的使用一、FPGA开发流程二、QuartusII13.1软件1.新建工程2.添加设计文件3.分析与综合4.分配引脚5.编译工程6.下载一、FPGA开发流程打开软件→新建工程→设计输入（verilog
饼里个饼·2023-04-08 04:41

FPGA学习笔记-1、FPGA开发流程

1、FPGA开发流程开发流程1、设计定义（QuartusⅡ13.0.1)2、设计输入3、分析与综合4、功能仿真（modelsim-altera）5、布局布线6、时序仿真（modelsim-altera）
要午休的猫·2023-04-08 04:41

FPGA学习笔记-IP核-FIFO

1.FIFOIP核简介根据FIFO工作的时钟域，可以将FIFO分为同步FIFO和异步FIFO。同步FIFO是指读时钟和写时钟为同一个时钟，在时钟沿来临时同时发生读写操作。异步FIFO是指读写时钟不一致，读写时钟是互相独立的。Xilinx的FIFOIP核可以被配置为同步FIFO或异步FIFO，其信号框图如下图所示。从图中可以了解到，当被配置为同步FIFO时，只使用wr_clk,所有的输入输出信号都同
m0_71279156·2023-04-08 04:10

FPGA学习笔记-中科院杨海钢老师课程笔记（1）

FPGA简介可编程门阵列硬件可编程可进行并行信号处理，海量数据可重构计算什么是FPGA？将数字电路综合、映射、布局布线到由一般路由矩阵和可配置逻辑块中。
邻家大饼·2023-04-08 04:37

《FPGA至简设计原理与应用》学习笔记1 —— FPGA基础

课程资源视频：https://www.bilibili.com/video/BV14K4y1u7kH/资料：https://www.aliyundrive.com/s/E9H7Mc5hqhu第1章FPGA
|惜取少年时·2023-04-08 04:07

FPGA学习笔记-1 FPGA原理与开发流程

1初识FPGA文章目录1初识FPGA1.1基本认知1.1.1什么是FPGA？1.1.2什么是HDL？什么是Verilog？
虎慕·2023-04-08 04:55

FPGA学习笔记-IP核与存储器

FPGA学习笔记-IP核与存储器文章目录FPGA学习笔记-IP核与存储器一、什么是IP核？
财不外漏_·2023-04-08 04:55

2023-04-06：拥抱Golang，优化FFmpeg音频编码器，探究encode_audio.c的内部结构。

下面是代码的详细步骤：1.导入ffmpeg-go和os等Go库；2.定义一些变量，包括输出文件名、音频编解码器、音频编解码上下文、音频帧、音频数据包等
福大大架构师每日一题·2023-04-08 02:54

ffmpeg转码视频真的好用！（ffmpeg的简单使用方法）

最新文章和更新都会在这里转码和编辑视频今天用AndroidStudio（后面简称AS）里的模拟器给系统录屏，用来展示OpenGL可视化的东西，打算上传B站，后来发现AS只能保存webm格式和GIF格式的视频，并且文件体积巨大，视频图像也是顺时针旋转的
hk_shao·2023-04-08 01:24

语音编码标准（G.711 G.723 G.726 G.729 iLBC）

各种各样的编解码在各种领域得到广泛的应用，下面就把各种codec的压缩率进行一下比较。
魔尊moon·2023-04-08 00:47

Python代码列主元消去法matlab编程_工业机器人用什么语言编程的？

这些语言对于一些机器人专家来说是相当熟悉的，因为他们习惯FPGAs编程。FPGAs能让你开发电子硬件而无需实际生产出一块硅芯片，对于一些开发来说，这是更快更简易的选择。
weixin_39705018·2023-04-07 18:27

基于FPGA的TDC分类总结

参考了IEEE上的RecentDevelopmentsandChallengesinFPGA-BasedTime-to-DigitalConverters文章和自己的一些看法总结了TDC的分类和工作特性
诘·2023-04-07 17:48

基于FPGA的时间数字转换(TDC)设计（五：基于Carry4的高精度TDC设计）

1.基于Carry4进位链设计原理常见的基于FPGA开发的TDC有直接计数法，多相位时钟采样法，抽头延迟线法等，之前内容为基于多相位的TDC，本章节中，主要讲解基于抽头延迟线法。
SDAU2005·2023-04-07 17:44

基于FPGA的TDC延时设计

1、参考‘https://cas.tudelft.nl/fpga_tdc/TDC_basic.html2、原理采用FPGA的CARRY4进位单元，每个CARRY4的COUT连接到下一个CARRY4的CIN
FPGA入门·2023-04-07 17:39

FPGA控制TDC-GPX2时间间隔测量（一）

距离上一次使用FPGA控制TDC芯片测量时间间隔已经过去一年多了，当时采用的TDC芯片是TI的一款芯片TDC7200，最后测量结果所能达到的精度为百皮秒级别，最近使用入手了AMS生产的TDC-GPX2这款芯片
游手好闲的无业游民·2023-04-07 17:38

基于 FPGA 的 TDC 调研报告-2022/02/24

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。关注公众号【集成电路设计教程】，获取更多学习资料，并拉你进“IC设计交流群”。QQIC设计交流群群号：866169462。
雪天鱼·2023-04-07 17:07

FPGA控制TDC7200时间间隔测量（一）

引言TDC7200是TI推出的一款测量时间间隔的芯片，具有低至55ps的分辨率、35ps的标准差、具备低功耗模式、高达5个停止脉冲计数以及最低能够在零下40摄氏度工作等优点TDC芯片介绍引脚说明我们结合官方的手册说明来分别介绍一下它的引脚（1）ENABLE使能引脚，根据手册上说明，该引脚为高时芯片使能。（2）TRIGG触发引脚，根据手册上说明，芯片上电且使能之后会保持低电平，当我们初始化完成之后进
游手好闲的无业游民·2023-04-07 17:07

TDC综述(一)——基于FPGA的TDC概述

1.1高精度时间数字转换器概述(TDC)TDC常被用于测量时间间隔，广泛应用于物理研究、飞行时间测量领域等。虽然分辨率是一个重要的参数，但TDC非线性将直接影响整个系统的精度。此外，全数字锁相环（PLL）、频率发生器、光检测和测距（激光雷达）系统等应用要求每秒多次测量，以提高其可靠性。因此，在现代TDC体系结构中，不仅要提高TDC的分辨率，而且要提高TDC的线性和采样率。在选择架构时，功耗和资源利
Arist9612·2023-04-07 17:07

TDC综述(二)——基于FPGA的TDC关键技术

文章目录2.1粗计数模块2.2相移时钟2.2.1Oversampling2.2.2PhaseDetection2.3抽头延迟链2.3.1SingleTDL2.3.2Multiple-ChainTDL2.3.3HybridTDL2.3差分延迟链2.3.12-DTDL2.3.2RingOscillators2.4脉冲收缩2.1粗计数模块粗计数模块是TDC的基础。[35-37]是其实施实例。这一结构可以
Arist9612·2023-04-07 17:07

使用verilog实现基于FPGA的TDC设计

分别在xilinx和altera的FPGA上实现TDC，下面有实现截图和仿真验证截图；设计中使用到下述几个模块，包括FIFO，COUNT等，在xilinx下也使用到了一些原语等。
QQ_778132974·2023-04-07 17:01

基于FPGA 的TDC设计更好的选择——易灵思Quantum架构FPGA

时间数据转换器(TDC)常被用于测量时间间隔，被广泛应用于飞行时间测量领域。分辨率是一个重要的参数，但TDC线性度将直接影响整个系统的精度。尤其是近年来迅猛增长的汽车自动驾驶（ADAS）领域，利用光测距的激光雷达（LiDAR）应用，要求每秒多次测量，以提高可靠性。因此，在现代TDC体系结构中，不仅要提高TDC的分辨率，还要提高TDC的线性度，并且对采样率也有更高的要求。激烈的市场竞争增加了对较少开
zagema·2023-04-07 17:29

ffmpeg常用命令

demuxers-protocols显示可用的协议-muxers显示可用的muxers-filters显示可用的过滤器-devices显示可用的设备-pix_fmts显示可用的像素格式-codecs显示所有编解码器
Mr培·2023-04-07 17:13

Python实现人脸识别，并用语音提示识别的结果

提到python人脸识别，不得不提dlib库，它是机器学习的开源库，包含了机器学习的很多算法，使用起来也非常方便，直接包含头文件即可，并且不依赖于其他库（自带图像编解码库源码）。
写python的鑫哥·2023-04-07 16:46

实现Inshot功能的短视频应用

超级简单易用的短视频SDK，为开发者提供短视频编辑、视频直播、特效、录屏、编解码、视频转换，等多种解决方案，涵盖PC、iOS、Android多平台。
藤姚·2023-04-07 15:20

FFmpeg 视频编码流程

视频编码流程图.jpg1.av_register_all():注册组件,包括FFmpeg所有编解码器2.avformat_alloc_context():初始化封装格式上下文3.avio_open():
北溟微个尘·2023-04-07 14:49

FPGA学习之实现PID算法

1废话篇1.1理论学习PID控制算法的学习，本次介绍位置式和增量式PID控制算法的原理和Matlab的仿真分析1.1.1模拟PID控制算法在工程中，比较用的多的就是比例、积分、微分控制，简称PID控制。G(s)为被控对象的系统传递函数。PID控制算法分为三种，分别是P调节，PI调节和PID调节算法。P调节算法：比例控制是一种最简单的控制方式。其控制器的输出和输入误差信号成比例光系。偏差一旦产生。控
海绵宝宝爱学习·2023-04-07 13:18

FPGA学习——简易电压表的设计和验证

1理论学习模拟信号与数字信号的转换过程一般分为四个步骤：采样、保持、量化、编码。前两个步骤在采样-保持电路中完成，后两部在ADC芯片中完成。常用的ADC可分为积分型、逐次逼近型、并行比较型等等积分型ADC工作原理是将输入电压转换成时间和频率，然后由定时器计数器获得数字值。其优点是使用简单电路就能获得高分辨率。缺点是由于转换精度依赖于积分时间，因此转换速率极低。双积分是一种常用的AD转换技术，具有精
海绵宝宝爱学习·2023-04-07 13:18

FPGA小技巧之testbench 生成串行和并行数据

1testbench生成并行数据//模拟发送8次数据，分别0~7initialbegin#200rx_bit(8'd0);//任务的调用，任务名+括号中要传递进任务的参数0000000001rx_bit(8'd1);//0000000011->0100000001rx_bit(8'd2);//0000000101->0010000001rx_bit(8'd3);//0000000111->0110
海绵宝宝爱学习·2023-04-07 13:47

吃透Chisel语言.10.Chisel项目构建、运行和测试（二）——Chisel中生成Verilog代码&Chisel开发流程

而在实践中，我们写的Chisel代码最终应该综合到FPGA或ASIC上，所以必须把Chisel翻译到一个综合工具能处理的硬件描述语言，比如Verilog。那怎么用Chisel代码生成Verilog
计算机体系结构-3rr0r·2023-04-07 11:40

tars协议序列化分析

引言tars序列化过程：TARS编码协议是一种数据编解码规则，它将整形、枚举值、字符串、序列、字典、自定义结构体等数据类型按照一定的规则编码到二进制数据流中。
YY迪迪·2023-04-07 11:37

VCS+Verdi 联合仿真-----FPGA开发

VCS+Verdi联合仿真-----FPGA开发简述上篇文章记了VCS和Verdi的安装和破解，这篇文章主要记的是VCS和Verdi的联合仿真。重点当然是配置vcs和verdi的一大堆参数。
chenqw-FPGA·2023-04-07 11:37

（44）FPGA面试技能提升篇（VCS仿真工具）

1.1FPGA面试技能提升篇44（VCS仿真工具）1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）FPGA面试技能提升篇44（VCS仿真工具）；5）结束语。
宁静致远dream·2023-04-07 11:33

ASIC-WORLD Verilog（2）FPGA的设计流程

写在前面在自己准备写一些简单的verilog教程之前，参考了许多资料----asic-world网站的这套verilog教程即是其一。这套教程写得极好，奈何没有中文，在下只好斗胆翻译过来（加了自己的理解）分享给大家。这是网站原文：http://asic-world.com/verilog/veritut.html简介作为Verilog初学者，您可能想尝试一些例子和新的东西。我列出了可用于实现此目的
孤独的单刀·2023-04-07 11:01

【TARS】TARS协议的编解码

目录0.现有编解码方式1.编解码2.TARS底层协议3.TUP3.1TUP是什么3.2TUP能做什么3.3TUP不能做什么3.4依赖和约束4.TARS协议的序列化与反序列化调用的函数5.源码分布6.协议序列化分析
我要精通C++·2023-04-07 11:01

SoC搭建学习---零散记录

手把手教你在FPGA上运行一个ARMCortex-M3软核-知乎(zhihu.com)(162条消息)在FPGA上搭建Cortex-m3软核_黄铠杰echo的博客-CSDN博客_fpga软核
尘 埃�·2023-04-07 09:28

java使用protobuf-maven-plugin的插件编译proto文件

相比XML，有编码后体积更小，编解码速度更快的优势；相比于Json，Protobuf有更高的转化效率，时间效率和空间效率都是JSON的3-5倍。
CK持续成长·2023-04-07 06:28

【C/C++】结构体中使用变长数组问题分析

个人方向：专注于4G/5G领域，同时兼顾其他网络协议，编解码协议，C/C++，linux等，感兴趣的小伙伴可以关注我，一起交流。
柒号华仔·2023-04-07 03:31

Profinet从站开发（2）- ERTEC200P开发套件

类开发板A.标准套件-EB200P/EB200P-2开发套件包含开发板，协议栈光盘和一个不怎么好用的JTAG调试器板子如下图所示：电路板总体是PCI-E板卡形式的，但是由于西门子并不提供PCI-E的驱动和FPGA
玛丽奥ZJY·2023-04-07 03:26

Profinet从站开发（2）- ERTEC200P开发套件

类开发板A.标准套件-EB200P/EB200P-2开发套件包含开发板，协议栈光盘和一个不怎么好用的JTAG调试器板子如下图所示：电路板总体是PCI-E板卡形式的，但是由于西门子并不提供PCI-E的驱动和FPGA
芥末博士·2023-04-07 02:09

SDWebImage加载不出图片

加载不出图片，提示信息：ErrorDomain=kCFErrorDomainCFNetworkCode=-1001Downloadedimagehas0pixels解决思路：首先分析是不是图片链接存在编解码问题在分析
哈哈西·2023-04-07 02:14

时序分析相关书籍

时序约束对于IC及FPGA设计的重要性就不需要多说了，提到的几本书籍都可以，如果是FPGA，还是建议看看altera和xilinx的手册，你将获得最大收益。
归一大师·2023-04-07 01:02

基于FPGA的UART接收模快（全模式设置）

基于FPGA的UART接收模快（全模式设置）  上次版本的缺陷就是没有解决奇偶校验，本次设计主要解决该问题，并且加入停止位位数的选择。
归一大师·2023-04-07 01:02

关于FPGA远程更新bpi flash中multiboot的实现

关于FPGA远程更新bpiflash中multiboot的实现关于FPGA远程更新bpiflash中multiboot的实现一.什么叫multiboot？
吾尹先森·2023-04-07 01:53

易灵思下载器详解（购买可私信）

1产品简介易灵思FPGAJTAG下载器是针对易灵思FPGA的编程、调试线缆，能够兼容易灵思开发软件EfinityProgrammer和Efinitydebugger；同时支持JTAG和SPIFLASH两种编程模式
FPGA技术联盟·2023-04-07 01:52

Cetc（东北微电子）样片申请与经验

主要从事MCU/MPU及接口电路、存储器电路、FPGA
diodes_icapply·2023-04-07 00:24

ffmpeg入门教程之多媒体文件格式转换（无编解码）API详解

https://blog.csdn.net/confusing_awakening/article/details/101903120
安娇德·2023-04-07 00:23

base64编解码

目录1.base64编码简介2.base64编解码规范3.base64编解码示例4.base64编解码工具4.1Linux下的base64命令4.2python库工具5.base64使用场景6.base64
敩科炼技堂·2023-04-06 23:27

深入理解l内核v4l2框架之video for linux 2（一）

所以，V4L2驱动程序就要为这些硬件设备提供音视频的合成以及编解码的功
盘股之·2023-04-06 20:36
上一页 107 108 109 110 111 112 113 114 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他