视频图像编解码FPGA

09.25 URL编解码操作方法

window提供编解码操作方法btoa()\atob()newUint8Array()\newUint16Array()js提供编解码操作方法encodeURI()\decodeURIencodeURIComponent
余墨残香666·2023-04-05 02:42

音视频开发进阶指南(第六章)-Android MediaCodec编码为AAC

书中示例源码地址MediaCodec简介MediaCodec是Android提供的硬件编解码器，它可以利用设备的硬件来完成编解码，从而大大提高编解码的效率，还可以降低电量的使用。
DD_Dog·2023-04-05 01:02

音视频基础概念(6)——视频基础

视频技术较为复杂，包括视频封装、视频编解码、视频播放和视频转码等内容。1视频基础概念当下市场常见的视频APP很多，其中1080P视频清晰度已经普及开来，也逐渐有4K的影视了。
风间净琉璃·2023-04-05 00:52

av_read_frame

对于视频的编解码来说，要对数据进行解码，那么首先要获取视频帧的压缩数据。av_read_frame()的作用就是获取视频的数据。注
开水太烫·2023-04-04 22:50

ffmpeg函数分析：av_read_frame()

对于视频的编解码来说，要对数据进行解码，那么首先要获取视频帧的压缩数据。av_read_frame()的作用就是获取视频的数据。注：av_read_frame()获取视频的一帧，不存在半帧说法。
猫瑾·2023-04-04 22:18

FFMPEG 编译

一、FFMPEG是什么这个就不解释了，很强大的视频编解码库，初学者就了解到这么多了，很多内容我准备一遍探索一遍去完善笔记。这里提供一
飞天猫_·2023-04-04 21:34

ffmpeg源码分析2

正文基本上上一篇讲解了ffplayer的main函数的流程，主要讲解了编解码器以及触发器的注册。今天我们看下如何解码文件。开始结合源码分析。
白嫩豆腐·2023-04-04 21:29

ijkplayer源码---IjkMediaPlayer结构体

volatileintref_count;//应用当前对象的数目pthread_mutex_tmutex;//线程锁，对IjkMediaPlayer的各种对象操作都要加锁FFPlayer*ffplayer;//编解码相关真正的内核
原总破局·2023-04-04 21:58

ffmpeg基础使用

参考：ffmpeg常用命令ffmpeg参数中文详细解释[总结]FFMPEG视音频编解码零基础学习方法一、安装注：新版本安装方式，可以参考：Indexof/ffmpeg/old-releasesJohnVanSickle-FFmpegStaticBuildslinux
戴国进·2023-04-04 21:42

使用Intel VTune Profiler进行性能分析及优化

工具支持分析本地或远程的Windows，Linux及Android应用，这些应用可以部署在CPU，GPU，FPGA等硬件平台上。
_nahuw·2023-04-04 19:37

编解码-性能优化-SIMD

文章目录前言MMXSSEAVX使用内置函数使用SSE/AVX命名规则SSE/AVX操作类别实战汇编使用优化前代码详解优化后代码详解引用文章编码性能优化大法算法优化硬件加速多线程并行算法自适应升降级冗余计算去除箅法裁剪以空间换时间CPU加速GPU加速帧内多线程帧间多线程CPU大小核绑定SIMD加速cachemiss优化编译优化GPUshaderGPUmemoryzero-copy前言SIMD(Sin
HNHuangJingYu·2023-04-04 19:05

基于LPC55S69移植Micropython，并实现GPIO与串口通信

RT-Thread及MPY移植GPIO及串口通信LPC55S69及其开发环境简介有关LPC55S69开发板的介绍参见：硬禾学堂Funpack11期恩智浦官网板卡资源丰富，包含4位SDIO，及速度传感器，音频编解码
KafCoppelia·2023-04-04 17:32

Netty中的编解码，至少知道这两种

本文涉及的知识点包括：1.Netty中使用的主流编解码框架有哪些；2.如何不写服务端、客户端就可以对编解码或hanlder进行测试；3.如何把编解码两个类合成一个类，以及更简便的方法；使用Netty框架有一段时间了
程就人生·2023-04-04 17:46

打怪升级之ALTERA的芯片命名规则

ALTERA芯片如下面两图：可以看到EP4C的含义指CycloneIV系列，E指增强的，40指39600个逻辑单元，F指FPGA，29指780个pins接口，C指温度在0到85摄氏度，N指无铅包装。
考琪·2023-04-04 16:12

打怪升级之FPGA组成原理（LE部分）

FPGA芯片逻辑单元的原理不论你使用哪一款FPGA芯片，其核心可编程逻辑单元都是从一段内存种按顺序读取执行并执行的过程。
考琪·2023-04-04 16:35

（18）FPGA面试技能提升篇（CACHE、MMU、DMA）

1.1FPGA面试技能提升篇18（CACHE、MMU、DMA）1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）FPGA面试技能提升篇18（CACHE、MMU、DMA）；5）结束语。
宁静致远dream·2023-04-04 14:16

Xilinx FPGA的专用时钟引脚及时钟资源相关

主要参考了https://www.eefocus.com/liu1teng/blog/12-02/237897_4533d.html、XilinxUG471、UG472以及XilinxForum上的一些问答，在此一并表示感谢。---------------------------------------------------------------------------------------
yundanfengqing_nuc·2023-04-04 14:16

硬件设计过程FPGA时钟引脚注意事项

在设计原理图的时候，对于接收时钟，应该尽量分配到FPGA的时钟引脚，且为P端。通常FPGA的时钟引脚为：后缀为SRCC或MRCC的IO，如下图所示。
yundanfengqing_nuc·2023-04-04 14:16

FPGA基本引脚知识

现象：nSTATUS指示灯不停的闪烁，测试用的LED（FPGA的GPIO）无法点亮，即FPGA没有进入正常工作状态。
宁新爱硬件·2023-04-04 14:13

FPGA引脚功能说明与分析

FPGA引脚功能说明与分析FPGA有很多个引脚，大多数为用户的IO口，有少量的IO作为特殊功能使用，下面以EP4CE10E22C8N芯片为例。VCCINT：供电引脚。
蘑菇传奇·2023-04-04 14:42

FPGA 时钟管脚详述1

本文主要用来随意记录一下最近在为手头的FPGA项目做约束文件时候遇到的一点关于FPGA专用时钟管脚相关的内容，意在梳理思路、保存学习结果、以供自己日后以及他人参考。
weixin_43631139·2023-04-04 14:10

Xilinx 7系列时钟篇（UG472）----时钟简介

Xilinx7系列时钟篇（UG472）1.0时钟结构概述1.1名词解释1.2全局时钟1.3局部时钟和I/O时钟1.4CMT概述2.0时钟区域时钟引脚连接1.0时钟结构概述7系列FPGA时钟资源分为：全局时钟
Mr. Qu·2023-04-04 14:38

FPGA自学之路13(pll锁相环ip核)

pll锁相环ip核可以理解成一个封好的黑盒，通入基础时钟信号，可以输出各种时钟信号，可以实现任意分频，相位，调整占空比的功能。这里pll锁相环输出的时钟信号是要经过全局时钟网络的，是不存在延时的。下面划线处是进入ip核创建，赋值，编辑的地方。这边选择第一个创建一个ip核搜索pll，选择io口下面那个ALTPLL。右上角是选择所属芯片和语言，以及ip核存放位置，这边建议专门新建一个ip核文件夹用来存
木每花鹿·2023-04-04 14:37

quartus利用锁相环产生时钟_基于FPGA的高速时钟数据恢复电路的实现

而由于FPGA器件的可编程性、低成本、短的设计周期以及越来越大的容量
edgarcheang·2023-04-04 14:34

FPGA专用时钟引脚

在最近的一次设计中，我把FPGA的系统时钟接到了IO_L0N_CC_GC_3上，我本以为有*GC*的就是专用时钟引脚，但是后来才发现对于单端时钟信号而言，只有*P*GC*才能当专用时钟引脚，如果想下图这么设计
beike-lucky·2023-04-04 14:58

FPGA内部资源结构——以Altera CycloneⅣ 为例

FPGA内部资源结构——以AlteraCycloneⅣ为例FPGA基础结构逻辑阵列块LAB/可配置逻辑块（CLB）可编程输入输出单元：IOB嵌入式块RAM（BlockRAM）丰富的布局布线资源时钟资源底层嵌入功能单元
油CC油·2023-04-04 14:21

FPGA:PLL(锁相环)使用

打开添加IP的界面，即那个IPCatalog输入clock查找PLL这个IP核，即那个ClockingWizard。配置相应信息，在这个界面可以配置相应的要输出的时钟频率和相位等信息，这里配置为输出100MHZ。调用PLL模块`timescale1ns/1ns////Company://Engineer:////CreateDate:09/23/202002:52:12PM//DesignName
飞天土豆·2023-04-04 13:20

FPGA学习之路(五)之锁相环倍频(PLL)探究

写在前面今天时间还早QAQ，继续研究研究FPGA的锁相环倍频(PLL)。
董程森·2023-04-04 13:48

FPGA引入外部时钟

参考文章链接：https://www.mianbaoban.cn/blog/452191-407048.html在有些项目设计中，为了方便，将外部时钟信号不加处理直接引入FPGA芯片使用，有时候会导致意想不到的
强迫症高级患者·2023-04-04 13:18

FPGA学习 PLL锁相环

一、CMT（时钟管理单元）在学习PLL锁相环之前，我们要先了解CMT（clockmanagementtile）以Xilinx7系列FPGA为例（ZYNQ系列中PL端结构与7系列相同）CMT（时钟管理单元
开局一根电烙铁d·2023-04-04 13:12

音视频开发之旅（31) -FFMPEG常用命令

目录播放器ffplay常用命令多媒体分析器ffprobe常用命令编解码工具ffmpeg常用命令资料收获FFMPEG是一个跨平台的音视频音视频处理的开源套件，我们的学习实践路线如下：首先使用PC上使用熟悉基本的常用命令
yabin小站·2023-04-04 13:02

FPGA实验 - 锁相环调用

锁相环（PLL）片内时钟管理单元PLL：用来统一整合时钟信号。优点很大范围内实现任意大小的分频和倍频。有效减小时钟发生部分的代码量。利用全局时钟树，较高的时钟管理效率。项目要求利用一个锁相环将50MHz的系统时钟分成两个时钟：25MHz和100MHz。学会如果通过锁相环进行倍频分频的基本操作。调用IP核点击tools直接下一步搜索pll，选择altpll，选择verilogHDL，输入命名，点击下
江南小作坊·2023-04-04 13:54

FPGA - 7系列 FPGA内部结构之Clocking -01- 时钟架构概述

前言本文节选UG472的第一章，进行整理翻译，主要用于介绍7系列的FPGA的时钟架构以及与前几代的FPGA的区别，并总结了时钟连接的相关使用方法。
Vuko-wxh·2023-04-04 13:21

FPGA设计显示电压值

随着电子技术的飞速发展，数字电压表在电压测量领域的作用显得更加重要，本次实训课程旨在掌握基于FPGA的数字电压表设计。
Circ.·2023-04-04 12:54

quartus使用教程：波形仿真

在设计FPGA时，要求我们有仿真的波形图，所以我们需要进行波形仿真，下面就介绍一下波形仿真如何进行。第一步：在工程下建立.vwf文件并
清水一个僧·2023-04-04 10:50

如何评价微软在数据中心使用FPGA？

转自：http://www.msra.cn/zh-cn/news/blogs/2017/01/fpga-20170111.aspx编者按FPGA，一种全新的古老计算机芯片，正在悄然改变着全球的芯片市场。
天天向上99·2023-04-04 10:11

大衍物联网--数据转换

相关资料：项目地址:追逐快乐(zxq341)-Gitee.com联系方式:284231703(qq群)概述：在之前的博客里，我使用字段组成指令，在web层，完成指令的编解码过程，省略了硬编码过程。
qq_30776389·2023-04-04 09:33

大衍物联网--封装指令

大衍物联网指令层设计问题在我们物联网开发中，设备每增加一条指令，就要编写对应的编解码过程，以及编解码生成的对应模型，和一个暴露给前端使用的接口！
qq_30776389·2023-04-04 09:03

大衍物联--报文序列化

而且有时候，由于平台端字段的改动，导致一些二进制编解码的字段，要跟着修改。这种改动，有时候会带来意想不到的错误。
qq_30776389·2023-04-04 09:32

大衍物联网--架构说明，支持mqtt，tcp,modbus接入

大衍物联网开源目的：尽可能接入更多的传输层协议，编解码硬件自身的帧数据！
qq_30776389·2023-04-04 09:15

b Spring之Databuffer & Codecs--为IO准备的buffer&编解码

–>goto总目录文章目录8DataBuffersandCodecs8.1DataBufferFactory8.2.DataBuffer8.3.PooledDataBuffer8.4.DataBufferUtils8.5.Codecs8.6使用UsingDataBuffer8DataBuffersandCodecsjavaNIO提供了ByteBuffer但是很多库是基于bytebufferAPI的
舞动的痞老板·2023-04-04 06:45

FPGA找工作写简历，你离高薪offer只差一个高端项目，提供工程源码和技术支持

这里写目录标题1、前言2、你或许很菜3、工程源码4、技术支持5、工程源码和技术支持获取方式1、前言如果你是即将毕业的学生或是想转行做FPGA的工程师，你都会面临一个问题，那就是找工作，找工作的核心就是你的简历
9527华安·2023-04-04 05:44

FPGA硬件jpg解码加速器分享 纯verilog代码实现 提供zynq工程源码和技术支持

jpg是一种压缩的图片格式，之所以压缩是为了减小图片所占空间，jpg压缩原理这里不罗嗦，可以自行百度或者b站，大佬讲的比我好，jpg解压缩就是逆向过程，用opencv啥的解压缩就是一句话的事儿，但对于fpga
9527华安·2023-04-04 05:43

FPGA实现CSI-2 解码MIPI视频 2line 720P分辨率 OV5647采集 提供工程源码和技术支持

目录1、前言2、Xilinx官方主推的MIPI解码方案3、纯Vhdl方案解码MIPI4、vivado工程介绍5、上板调试验证6、福利：工程代码的获取1、前言FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是
9527华安·2023-04-04 05:43

FPGA纯verilog实现UDP通信，带ARP和Ping功能，提供2套工程源码和技术支持

目录1、前言2、我这里已有的UDP方案3、UDP实现4、vivado工程1详解5、vivado工程2详解6、上板调试验证并演示7、福利：工程代码的获取1、前言目前网上的fpga实现udp基本生态如下：1
9527华安·2023-04-04 05:43

FPGA解码4K分辨率4line MIPI视频 OV13850采集 提供工程源码和技术支持

目录1、前言2、Xilinx官方主推的MIPI解码方案3、纯Vhdl方案解码MIPI4、vivado工程介绍5、上板调试验证6、福利：工程代码的获取1、前言FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是
9527华安·2023-04-04 05:13

FPGA解码2.7K分辨率4line MIPI视频 OV4689采集 提供工程源码和技术支持

目录1、前言2、Xilinx官方主推的MIPI解码方案3、纯Vhdl方案解码MIPI4、vivado工程介绍5、上板调试验证6、福利：工程代码的获取1、前言FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是
9527华安·2023-04-04 05:13

Zynq UltraScale系列使用MIPI CSI-2 RX Subsystem 解码MIPI视频PD输出 提供2套工程源码和技术支持

FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是MIPI协议了，MIPI解码
9527华安·2023-04-04 05:12

FPGA纯vhdl实现MIPI CSI2 RX 4K视频解码输出，OV13850采集，提供工程源码和技术支持

目录1、前言2、Xilinx官方主推的MIPI解码方案3、纯Vhdl方案解码MIPI4、vivado工程介绍5、上板调试验证6、福利：工程代码的获取1、前言FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是
9527华安·2023-04-04 05:42

FPGA纯verilog解码SDI视频 纯逻辑资源实现 提供2套工程源码和技术支持

单端转差GTX解串SDI解码VGA时序恢复YUV转RGB图像输出FDMA图像缓存HDMI输出3、工程1详解：无缓存输出4、工程2详解：缓存3帧输出5、上板调试验证并演示6、福利：工程代码的获取1、前言FPGA
9527华安·2023-04-04 05:42
上一页 109 110 111 112 113 114 115 116 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他