视频图像编解码FPGA

【CNN-FPGA开源项目解析】02--floatAdd16模块

文章目录前言浮点数加法的思路floatAdd16完整代码floatMult16代码逐步解析指数化为一致底数相加，处理进位溢出结果标准化和舍位整合为最后的16位浮点数结果[sign,exponent,fraction]其他变量宽度表特殊情况处理always敏感列表前言上一篇文章(floatMult16模块解析)内，已经详细阐述了"半精度浮点数"的含义和乘法运算方法。同时，我们结合了开源的代码，逐步分
GalaxyerKw·2023-09-20 19:44

计算机网络：TCP粘包拆包以及通信协议

二、粘包拆包的解决方案Netty对于粘包拆包的解决方案编解码解码器编码器总结前言在学习Java网络编程的过程中，除了TCP/IP的传输协议外，在TCP的传输过程中会遇到粘包和拆包的问题，而一般我们会使用特定的通信协议去解决粘包与拆包问题
种一棵橙子树·2023-09-20 17:33

海康威视iVMS综合安防系统任意文件上传漏洞复现

一、概述产品介绍海康威视iVMS集中监控应用管理平台，是以安全防范业务应用为导向，以视频图像应用为基础手段，综合视频监控、联网报警、智能分析、运维管理等多种安全防范应用系统，构建的多业务应用综合管理平台
故事讲予风听·2023-09-20 13:51

Android之MediaCodec::PostAndAwaitResponse消息原理(四十三)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-09-20 11:25

fpga内嵌逻辑分析仪使用方法

5、进行在线调试二、方法2—使用Debug标记创建ILA1、Debug标记相关信号2、综合操作3、设置SetUpDebug4、生成比特文件5、下载程序6、进行在线调试前言本文基于上文的工程文件，讲述了fpga
岁月指尖流·2023-09-20 09:16

FPGA原理与结构（0）——目录与传送门

一、简介FPGA的设计和软件设计不同，我们所设计的RTL代码最终还是要落实到硬件底层来进行实例化，因此理解硬件底层的内容是很有意义的。
apple_ttt·2023-09-20 09:43

视频压缩：H.264、VC-1 及其他高级编解码技术的系统考虑（转）

作者：JeremiahGolston，TI首席技术官[email protected]博士，TI技术应用工程师[email protected]年4月加州旧金山嵌入式系统会资料1.前言数字视频产品需求近些年出现猛增。主流应用包括视频通信、安全监控与工业自动化，而最热门的要算娱乐应用，如DVD、HDTV、卫星电视、高清(HD)机顶盒、因特网视频流、数码相机与HD摄像机、视频光盘库(vide
weixin_33834137·2023-09-20 08:23

视频压缩：H.264、VC-1 及其他高级编解码技术的系统考虑zz

From:http://focus.ti.com.cn/cn/general/docs/gencontent.tsp?contentId=34908作者：JeremiahGolston，TI首席技术官[email protected]博士，TI技术应用工程师[email protected]年4月加州旧金山嵌入式系统会资料1.前言数字视频产品需求近些年出现猛增。主流应用包括视频通信、安全
superdont·2023-09-20 08:51

音视频编解码概述

编解码学习笔记（一）：基本概念媒体业务是网络的主要业务之间。尤其移动互联网业务的兴起，在运营商和应用开发商中，媒体业务份量极重，其中媒体的编解码服务涉及需求分析、应用开发、释放license收费等等。
sean_xyz·2023-09-20 08:48

音视频编解码技术之视频编码基本概念介绍

.视频压缩名字解释：1、有损和无损压缩：在视频压缩中有损（Lossy）和无损（Lossless）的概念与静态图像中基本类似。无损压缩也即压缩前和解压缩后的数据完全一致。有损压缩意味着解压缩后的数据与压缩前的数据不一致。在压缩的过程中要丢失一些人眼和人耳所不敏感的图像或音频信息，而且丢失的信息不可恢复。丢失的数据率与压缩比有关，压缩比越小，丢失的数据越多，解压缩后的效果一般越差。此外，某些有损压缩算
formiss·2023-09-20 08:47

【IC设计】ZC706板卡点灯入门（含Verilog代码，xdc约束，实验截图）

文章目录假定已知的前置知识需求：注意点：代码实现：顶层模块led闪烁模块xdc约束这篇博客将针对AMDZynq7000SoCZC706EvaluationKit板卡(对应Vivado创建工程时FPGA型号
农民真快落·2023-09-20 06:11

Xilinx FPGA 程序固化重新上电程序不运行的问题

问题描述FPGA直接下载bit文件，功能正常。FPGA擦除FLASH，烧写FLASH，正常。电源断电，重新上电，FALSH里面的程序没有启动，FPGA程序没有跑起来。–FLASH启动不正常。
LEEE@FPGA·2023-09-20 06:10

高云FPGA系列教程（7）：ARM GPIO外部中断

文章目录@[toc]GPIO中断简介FPGA配置常用函数MCU程序设计工程下载本文是高云FPGA系列教程的第7篇文章。
whik1194·2023-09-20 04:31

Android OpenGLES2.0（十一）——利用OpenGLES做Camera预览

OpenGLES在Android上除了可以用来做游戏、处理图片也可以用来处理视频图像、做相机预览美颜等等。本篇博客将介绍利用OpenGLES做相机预览的基本实现。
大大大大大大的大大·2023-09-20 03:39

C++之构造函数初始化列表()与{}区别(一百九十六)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-09-20 02:07

图卷积神经网络(GCN)入门

GCN是从CNN来的CNN成功在欧式数据上：图像，文本，音频，视频图像分类，对象检测，机器翻译CNN基本能力：能学到一些局部的、稳定的结构，通过局部化的卷积核，再通过层级堆叠，将这些局部的结构变成层次化的
CSU迦叶·2023-09-19 17:52

Airpods遇上Mac OSX系统产生的问题

上开启Apt-X工具以及当前环境：mac系统环境：macOSCatalina(10.15Beta版)蓝牙扩展工具:BluetoothExplore.app（下载见下方）相关简介：Apt-X：aptX音频编解码器用于消费和汽车无线音频
LemonJerryX·2023-09-19 16:20

在Chrome、IE、Edge、火狐等浏览器中调用VLC播放器插件，实现在html网页中嵌入VLC播放器...

VLC播放具有如下特征：能播放任何内容-文件、光盘、摄像头、设备及流媒体可播放大多数格式，无需安装编解码器包-MPEG-2,MPEG-4,H.264,MKV,WebM,WMV,MP3...可以播放大多数网络直播流
语言专家·2023-09-19 15:58

FPGA纯verilog实现8路视频拼接显示，提供工程源码和技术支持

目录1、前言版本更新说明免责声明2、我已有的FPGA视频拼接叠加融合方案3、设计思路框架视频源选择OV5640摄像头配置及采集静态彩条视频拼接算法图像缓存视频输出4、vivado工程详解5、工程移植说明
9527华安·2023-09-19 07:09

Vivado初体验LED工程

一、PL和PS在FPGA中PS：处理系统（Proces
岁月指尖流·2023-09-19 07:09

北邮22级信通院数电：Verilog-FPGA（3）实验“跑通第一个例程”modelsim仿真及遇到的问题汇总（持续更新中）

代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客注意：本篇文章所有绝对路径的展示都来自上一篇博客北邮22级信通院数电：Verilog-FPGA
青山如墨雨如画·2023-09-19 07:37

FPGA的主流技术与市场表现方面的调研报告

撰写简单的FPGA的主流技术与市场表现方面的调研报告，表达自己的认知和发展展望，500字，图片，表格除外FPGA简介FPGA（Field-ProgrammableGateArray）是一种可编程逻辑器件
Nosery·2023-09-19 07:06

高云FPGA系列教程（5）：ARM点灯工程设计

文章目录@[toc]1.ARM核定制2.ARM核程序设计3.ARM程序烧写4.工程下载本文是高云FPGA系列教程的第5篇文章。
whik1194·2023-09-19 00:56

高云FPGA系列教程（6）：ARM定时器使用

文章目录@[toc]1.ARM定时器简介2.FPGA配置3.常用函数4.MCU程序设计5.工程下载本文是高云FPGA系列教程的第6篇文章。
whik1194·2023-09-19 00:55

小白快速生成字幕神器,让你编辑短视频效率翻倍

字幕是传媒领域里不可缺少的一个组成部分，它与视频图像，声音一样是不可或缺的元素。它提高了信息传播的速度和质量；还能从视听两个方面强化重要信息，加强信息的准确性、明晰性，减少听觉的误差。
素木云享·2023-09-18 22:24

视频图像处理算法opencv模块硬件设计图像颜色识别模块

1、Opencv简介OpenCV是一个基于Apache2.0许可（开源）发行的跨平台计算机视觉和机器学习软件库，可以运行在Linux、Windows、Android和MacOS操作系统上它轻量级而且高效——由一系列C函数和少量C++类构成，同时提供了Python、Ruby、MATLAB等语言的接口，实现了图像处理和计算机视觉方面的很多通用算法。这就使我们在esp32上实现OpenCV，进行图像处理
cszhang·2023-09-18 21:00

FPGA project ： volt

moduletop(inputwiresys_clk,inputwiresys_rst_n,inputwire[7:0]ad_data,outputwireds,outputwireoe,outputwireshcp,outputwirestcp,outputwiread_clk);//例化间连线wire[15:0]volt_w;wire[19:00]data_w;assigndata_w={4'
warrior_L_2023·2023-09-18 17:23

FPGA project ： dht11 温湿度传感器

没有硬件，过几天上板测试。moduledht11(inputwiresys_clk,inputwiresys_rst_n,inputwirekey,inoutwiredht11,outputwireds,outputwireoe,outputwireshcp,outputwirestcp);//例化连线wirekey_out_w;wire[19:00]data_w;wiresign_w;wire[
warrior_L_2023·2023-09-18 17:22

软件源码开发，网络中的“摄像头”：运维监控系统

在日常生活中，我们不管是在大街小巷，还是在商场大厦都可以见到一个圆形或是方形带有镜片的“小盒子”，这个“小盒子”就是摄像头，摄像头作为一个能实时录制记录它能照到范围内的视频图像的工具，可以在丢失物品、抓捕坏人
·2023-09-18 15:39

pgsql字符串进行base64编解码

对字符串编码：SELECTencode('hahahahaha_TEST==哈哈哈哈','base64');对base64的字符串解码：SELECTconvert_from(decode('aGFoYWhhaGFoYV9URVNUPT3lk4jlk4jlk4jlk4g=','base64'),'UTF-8');注意：直接用decode转码得到的并不是原来的字符串，需要用convert_from函数
小城南·2023-09-18 14:18

FFmpeg采集设备（1）

video4linux2、v4l2输出设备：fbdev、oss、video4linux2、v4l22、Linux采集设备fbdev参数ffmpeg-hdemuxer=fbdevframerate：采集时视频图像的刷新帧率
Goning·2023-09-18 14:17

GDB之call、print手动调用函数(十一)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-09-18 10:52

C++自动驾驶系统研发工程师，Base北京

、logging等）4.设计、实现以及使用性能分析工具来提高资源（GPU、CPU等）利用率、降低延迟并解决系统瓶颈5.与硬件和传感器工程团队进行协作，更新自动驾驶车辆上的组件或设备（包括不限于传感器、FPGA
IT猎头Jessica·2023-09-18 09:14

Altera&Xilinx公司FPGA简介

Intel/Altera公司Intel/Altera系列FPGA简介-知乎(zhihu.com)AlteraFPGA提供了多种可配置嵌入式SRAM、高速收发器、高速I/O、逻辑模块以及布线。
Nosery·2023-09-18 07:51

基于LUT查找表方法的图像gamma校正算法FPGA实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将gamma=2.2和gamma=1/2.2的数据分别导入到matlab进行对比：2.算法运行软件版本matlab2022a3.部分核心程序`timescale1ns/1ps////Company://Engineer:////CreateDate:2022/07/2801:51
简简单单做算法·2023-09-18 06:55

通过VIO扩充ILA数据采集种类——FPGA硬件开发板调试4

通过VIO扩充ILA数据采集种类——FPGA硬件开发板调试4FPGA开发中，调试是一个非常重要的步骤。
LogicGuruX·2023-09-18 05:54

Xilinx AXI4 相关

正点原子相关视频SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】，SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义
rotk2015·2023-09-18 05:21

OpenCV 保存视频

在其中指定输出文件的名称，如下所示：1.创建视频写入的对象out=cv2.VideoWriter(filename,fourcc,fps,frameSize)参数：filename：视频保存的位置fourcc：指定视频编解码器的
ʚVVcatɞ·2023-09-18 01:21

Adobe Premiere Pro 如何打开webm格式媒体

它将VP8和VP9视频编解码器
Mr-Apple·2023-09-18 01:19

【在线仿真】使用HDLBits进行FPGA代码在线综合仿真以及时序图生成

本文讲述使用HDLBits进行FPGA代码在线综合仿真以及时序图生成，用于验证自己的设计。学习完本教程后，通过每次查看"仿真必备要素总结"小节即可轻松的构建自己的仿真了！
YprgDay·2023-09-18 01:58

C++之调试内存访问错误(二百一十一)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-09-17 19:40

FPGA/数字IC（芯海科技2022）面试题 2（解析版）

以下仅为学习参考(非原创)，如有疑惑欢迎评论区指出！一、单选题（共20题，每题3分，共60分）1.D触发器：Tsetup=3ns，Thold=1ns，Tck2q=1ns，该D触发器最大可运行时钟频率是（）A、1GHZB、500MHZC、250MHZD、200MHZ解：C最大可运行时钟频率与保持时间无关，1/(Tsetup+Tck2q)=1/4ns=250Mhz2.下列电路属于时序电路的是（）A、编
咖啡0糖·2023-09-17 18:53

C++之std::monostate应用实例(二百二十一)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-09-17 18:13

(24)HTML标签详解之

标签允许您规定可替换的视频/音频文件供浏览器根据它对媒体类型或者编解码器的支持进行选择。标签y有重要的src和type属性。和标签
yangli_world·2023-09-17 17:04

关于

MP4=MPEG4文件使用H264视频编解码器和AAC音频编解码器WebM=WebM文件使用VP8视频编解码器和Vorbis音频编解码器Ogg=Ogg文件使用Theora视频编解码器和Vorbis音频编解码器转载于
b286588411·2023-09-17 17:33

什么是Verilog？

Verilog广泛用于数字和混合信号系统的设计和验证，包括专用集成电路(ASIC)和现场可编程门阵列(FPGA)。它支持从结构级到行为级的一系列抽象层级，并用于基于仿真的设
孤独的单刀·2023-09-17 16:38

LuatOS-SOC接口文档(air780E)--camera - codec - 多媒体-编解码

codec.WAVnumberWAV格式codec.AMRnumberAMR-NB格式，一般意义上的AMRcodec.AMR_WBnumberAMR-WB格式codec.create(type,isDecoder)创建编解码用的
l531798151·2023-09-17 15:19

FPGA通过MIG IP读写DDR3

一.简介本期将接收如何驱动DDR3存储器，当然不会像SDRAM那样，自己手写驱动；而是借助Vivado提供的MIGIP来完成这项工作。但是建议在学习DDR3之前，可以学习一下且写一下SDRAM的驱动，因为它们的涉及到的存储原理和框架一样，只不过DDR3在其基础上增加了一些功能和特性而变得复杂了起来，学会了SDRAM可以约等于学会了DDR3，是不是很nice。二.MIGIP介绍IP核的创建就不作过多
FPGA之旅·2023-09-17 12:47

Matlab Simulink支持system generator插件

SystemGenerator工具2、vivado卸载3、vivado安装四、解决版本不兼容问题五、使用SystemGenerator前言目前有在Simulink中开发完成后将其转换成Verilog语言并将其跑在fpga
岁月指尖流·2023-09-17 10:15

FPGA project ：dds

moduletop(inputwiresys_clk,inputwiresys_rst_n,inputwire[3:0]key,outputwire[7:0]dac_data);//outputwiredac_cl,//assigndac_clk=~sys_clk;//例化间连线wire[3:0]wave_ctrl_w;key_ctrlkey_ctrl_insert(.sys_clk(sys_cl
warrior_L_2023·2023-09-17 10:43
上一页 66 67 68 69 70 71 72 73 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他