视频图像编解码FPGA

网络安全进阶学习第十九课——CTF之密码学

栅栏密码2）凯撒密码3）曲路密码4）列移位密码3、替换密码1）移位密码2）简单替换密码3）埃特巴什码4）棋盘密码Polybius5）Vigenere维吉尼亚密码6）培根密码7）猪圈密码8）键盘密码四、编解码
p36273·2023-09-17 09:55

python实现rs编解码_【Applied Motion Products】伺服电机|步进电机也可以python编程啦...

EV编辑部近期AppliedMotionProducts提供了一套免费Python电机编程库。用户可以很方便的使用Python对伺服电机和步进电机进行控制。·建立Python应用程序和运动控制轴之间的通信。·将命令发送到一个或多个轴。·处理来自轴的回复，包括确认和数据请求。程序员可以一次将SCL命令传输到一个或多个电机轴，从而在多个轴上创建直接的运动曲线序列。SCL提供运动控制命令，包括归位，绝对
王锦添·2023-09-17 09:39

从多项式除法来看Reed-Solomon编解码

前言Reed-Solomon是一种应用广泛的纠错码。(n,k)(n,k)(n,k)的RS码可以容忍n−k+12\frac{n-k+1}{2}2n−k+1个错误，编码kkk个信息，需要nnn个码字。也就是说，当错误的码字小于n−k+12\frac{n-k+1}{2}2n−k+1时，可以完全恢复kkk个信息。编码假设qqq是一个素数，Fq\mathbb{F}_qFq是有qqq个元素的有限域，n,k,d
咸鱼菲菲·2023-09-17 09:39

FFmpeg获取媒体文件的视频信息

avg_frame_rate:视频帧率,单位为fps，表示每秒出现多少帧printf("fps:%lffps\n",av_q2d(in_stream->avg_frame_rate));结果fps:29.970070fps视频编解码器代码
静待缘起·2023-09-17 07:31

ffmpeg 开发第一例

站在巨人的肩膀上最简单的基于FFMPEG的封装格式转换器（无编解码）_mp4remuxer_雷霄骅的博客-CSDN博客在作者的示例上,修正了在ffmpeg6.0.1上运行,有些方法过时了.没有其它的修改
archko·2023-09-17 07:29

FPGA车牌数字识别系统设计verilog实现（带上板录制视频）

本项目通过OV7725摄像头获取RGB565格式视频流输入FPGA，用移位IP核获得3*3像素阵列，然后对视频流进行高斯滤波处理后用Sobel进行边缘检测，计算图像亮度函数的灰度近似值产生对应的灰度矢量
QQ_778132974·2023-09-17 07:26

VHDL直流电机模糊控制器的设计与实现

在直流电机控制策略方面，属于智能控制理论的模糊控制其突出优点在于它不依赖于被控对象的模型，因此本设计尝试将模糊控制理论应用于直流电机转速控制，并将模糊控制器实现于FPGA（FieldProgrammableGateArray
QQ_778132974·2023-09-17 07:26

自动增益（AGC）算法FPGA实现

数据转换/信号处理中的基于AGC算法的音频信号处理方法及FPGA实现。
QQ_778132974·2023-09-17 07:56

FFmpeg获取媒体文件的音频信息

每个流成分在ffmpeg解复用分析后都有唯一的index作为标识printf("index:%d\n",in_stream->index);结果index:1音频采样率//sample_rate:音频编解码器的采样率
静待缘起·2023-09-17 07:54

基于FPGA点阵显示屏设计-毕设

本设计是一16×16点阵LED电子显示屏的设计。整机以EP2C5T144C8N为主控芯片，介绍了以它为控制系统的LED点阵电子显示屏的动态设计和开发过程。通过该芯片控制一个行驱动器74HC154和两个列驱动器74HC595来驱动显示屏显示。该电子显示屏可以显示各种文字或单色图像，采用4块8x8点阵LED显示模块来组成16x16点阵显示模式。显示采用动态显示，使得图形或文字能够实现静止、移入移出等多
QQ_778132974·2023-09-17 07:53

北邮22级信通院数电：Verilog-FPGA（2）modelsim北邮信通专属下载、破解教程

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录1.下载2.解压打开3.modelsim初安装4.crack1.打开crack文件夹。2.选择crack1文件夹。3.打开Readme.txt文本文档5.Readme1.中文翻译2.中文翻译还原、更新与适配
青山如墨雨如画·2023-09-17 03:04

GDB之源码与汇编映射对应关系(十五)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-09-17 02:23

FPGA project ： VGA

modulevga_ctrl(inputwirevga_clk,inputwirevga_rst_n,inputwire[15:00]pix_data,outputwirehsync,outputwirevsync,outputwire[9:0]pix_x,outputwire[9:0]pix_y,outputwire[15:00]rgb);parameterH_SYNC=10'd96,H_BAC
warrior_L_2023·2023-09-17 02:41

各种音视频编解码学习详解 h264 ，mpeg4 ，aac 等所有音视频格式 详解

http://blog.csdn.net/wishfly/article/details/50187417编解码学习笔记（一）：基本概念媒体业务是网络的主要业务之间。
jeffasd·2023-09-17 00:20

关于PCIe

PCIExpress接口的开发方法：1.采用可编程逻辑器件用符合PCIExpress总线规范的FPGA来做2.采用专用接口芯片采用PCIExpress总线专用接口芯片。
Alyna_C·2023-09-17 00:20

C++之vector迭代器函数begin、end、rebegin、rend、cbegin、cend、crbegin、crend总结(二百零一)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-09-16 22:46

Linux之ASCII码表查询tools(五十九)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-09-16 22:31

C++之打印编译全过程(二百一十四)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-09-16 19:53

CPU设计与实现(8位）

软件：QuartusIIAltera公司的综合性CPLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多种设计输入形式
Lor :)·2023-09-16 18:18

labview csv文件处理_LabVIEW之父：如何提高抽象层级改进软件效率

未来，LabVIEW将可通过更高级的抽象，实现在一个程序框架中对上位机和FPGA同时编程，双方的数据交互在统一平台下执行，而不像过去通过队列形式实现。这会给编程带来更大的便利性，尤其是面对复
weixin_39542093·2023-09-16 17:36

FPGA

1、不熟悉FPGA的内部结构，不了解可编程逻辑器件的基本原理。FPGA为什么是可以编程的？恐怕很多菜鸟不知道，他们也不想知道。因为他们觉得这是无关紧要的。
lucky tiger·2023-09-16 17:06

自顶而下设计FPGA

对IC设计而言，FPGA设计层级大致包括：系统级和行为级，RTL级，门级和晶体管级。
weixin_30414635·2023-09-16 17:36

FPAG入门（零）FPGA结构，厂商，设计流程

目录1.PLD的发展历程2.半导体存储器的分类3.PLD的分类4.FPGA厂商5.FPGA的结构5.1AlteraCycloneIV为例5.2XilinxXC4000为例6.设计流程和工具6.1设计流程
吾日叁問·2023-09-16 17:35

FPGA——HLS编程入门

目录一、HLS简介二、HLS与VHDL/Verilog三、HLS优点与局限四、入门级的HLS程序（一）官方教程文档（二）新建工程（三）添加源文件（四）添加C仿真文件（五）进行C仿真（六）进行C综合（七）联合仿真（八）修改变量位宽（九）添加Directive（十）使用Modelsim打开联合仿真所产生的波形（十一）导出IP核五、应用IP核（一）创建Vivado工程导入IP核（二）将HLS产生的IP添
云开处·2023-09-16 17:35

FPGA虚拟化：突破次元壁的技术

一、利用FPGA虚拟化突破时空限制在传统的FPGA开发模型中，使用者通常使用硬件描述语言（HDL）对应用场景进行建模，然后通过特定的FPGA开发工具将硬件模型映射到FPGA上，最终生成可以运行的FPGA
ONEFPGA·2023-09-16 17:05

FPGA 原理、结构、开发流程简述

简介本文主要介绍了博主在阅读天野英晴主编的《FPGA原理和结构》一书时的读书笔记，方便更好的了解和入门FPGA。本博客图片均来自于参考文献[1]。
jeremy0621·2023-09-16 17:05

FPGA学习的一些误区

[转载]FPGA学习的一些误区我常年担任多个有关FPGA学习研讨的QQ群管理员，长期以来很多新入群的菜鸟们总是在重复的问一些非常简单但是又让新手困惑不解的问题。
luoai_2666·2023-09-16 17:05

FPGA设计的抽象层级

设计的抽象层级在我们了解Verilog语言的更多细节之前，最好先了解芯片设计中的不同抽象层级。顶层是系统级架构，它定义了各种子模块并根据功能对它们进行分组。例如，处理器集群具有多个核、高速缓存和高速缓存一致性逻辑。所有这些都将被封装为具有输入输出信号的单个模块。在下一个级别中，每个子模块都用硬件描述语言编写，以准确描述每个独立模块的功能。在此阶段，将忽略较低级别的实现细节，例如电路原理图、技术库等
孤独的单刀·2023-09-16 17:04

FPGA中的五个级别和五种仿真

自己查的一些资料，整理记录一下。五个级别：Verilog模型可以是实际电路不同级别的抽象。所谓不同的抽象级别，实际上是指同一个物理电路，可以在不同的层次上用Verilog语言来描述它，如果只从行为和功能的角度来描述某一电路模块，就称为行为模块；如果从电路结构的角度来描述该电路模块，就称为结构模块。抽象的级别和它们对应的模块类型常可以分为以下5种：系统级：对整个系统进行描述，只考虑输入和输出，可以理
普安克山图格·2023-09-16 17:04

【crypto】基于crypto.js的web前端加解密系统实现

文章目录一、概念介绍1.1crypto.js介绍1.2加密/哈希/编码1.2.1加密/解密1.2.2散列/哈希1.2.3BASE64编解码二、加解密思想（以md5为例）三、前端加密系统实现代码3.1加解密
微雨停了·2023-09-16 10:29

Xilinx FPGA管脚约束语法规则（UCF和XDC文件）

文章目录1.ISE环境（UCF文件）2.Vivado环境（XDC文件）本文介绍ISE和Vivado管脚约束的语句使用，仅仅是管脚和电平状态指定，不包括时钟约束等其他语法。ISE使用UCF文件格式，Vivado使用XDC文件，Vivado中的MIG_DDR管脚也是使用的UCF文件。1.ISE环境（UCF文件）ISE开发环境可以使用图形化分配界面PlanAhead工具，本文介绍手动编写约束语句的方式。
whik1194·2023-09-16 08:50

FPGA----VCU128的DDR4无法使用问题（全网唯一）

1、在Vivado2019.1版本中使用DDR4的IP核会遇到如下图所示的错误，即便过了implementation生成了bit，DDR4也无法正常启动。2、解决办法，上xilinx社区搜一下就知道了AMDCustomerCommunityhttps://support.xilinx.com/s/article/69035?language=en_US这是关于DDR4的所已知问题的解决方案AMDC
发光的沙子·2023-09-16 08:18

FPGA project: uart_rs485

没有设计rs485的顶层，因为我的另一块板子没有TTL信号转差分信号的芯片：MAX3485CSAmodulectrl(inputwiresys_clk,inputwiresys_rst_n,inputwirekey_w,inputwirekey_b,outputwire[7:0]po_data,//由于w_en与b_en使能信号是reg型，虽然po_data是时序逻辑，但是相对于按键按下信号，仍然
warrior_L_2023·2023-09-16 08:14

FPGA project : seg_595

/*产生二进制数据0~999_999每隔100ms*/moduledata_gen#(parameterMAX_100MS=23'd5_000_000,MAX_DATA=20'd999_999)(inputwiresys_clk,inputwiresys_rst_n,outputreg[19:00]data,outputwire[05:00]point,outputwiresign,outputr
warrior_L_2023·2023-09-16 08:44

FPGA project ： example_ram

moduleram_ctrl#(parameterCNT_MAX=24'd9_999_999)(inputwiresys_clk,inputwiresys_rst_n,inputwirewr_flag,inputwirerd_flag,outputregwr_en,//writeenableoutputreg[7:0]addr,//单端口ram读写共用一个地址线outputreg[7:0]wr_d
warrior_L_2023·2023-09-16 08:44

FPGA projet : VGA

在vga屏幕上显示：野火科技相比于上个工程，只需要修改vga_pix模块即可。注意存储器类型变量的定义：reg【宽度】【深度】赋值always@（poseedgevga_clk）begin为每一行赋值，不可位赋值。end使用【深度】【宽度】modulevga_pix(inputwirevga_clk,inputwirevga_rst_n,inputwire[9:0]pix_x,inputwire[
warrior_L_2023·2023-09-16 08:44

FPGA project : usrt_rs232

moduleuart_rx#(parameterUART_BPS='d9600,CLK_FREQ='d50_000_000)(inputwiresys_clk,inputwiresys_rst_n,inputwirerx,outputreg[7:0]po_data,outputregpo_flag);parameterBAUD_CNT_MAX=CLK_FREQ/UART_BPS;//regdefi
warrior_L_2023·2023-09-16 08:44

FPGA project ： frequency_measure

modulefrequency_measure(inputwiresys_clk,inputwiresys_rst_n,inputwiretest_clk,outputreg[19:00]frequency);//输出信号，应该在sys_clk时钟域下//频率，单位是Khz0Khz~50_000Khz//最高50MhzparameterTIME_250MS=24'd12_500_000;//0.2
warrior_L_2023·2023-09-16 08:12

Zynq UltraScale+ XCZU3EG 解码 MIPI 视频 DP 输出，MIPI CSI-2 RX Subsystem，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图OV5640摄像头及其配置MIPICSI-2RXSubsystemSensorDemosaicGammaLUTMIPID-PHY
9527华安·2023-09-16 05:36

FPGA 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块
9527华安·2023-09-16 05:36

Zynq7020 纯VHDL解码 MIPI 视频，4路图像缩放拼接输出，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图OV5640摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块
9527华安·2023-09-16 05:35

Zynq UltraScale+ XCZU3EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块
9527华安·2023-09-16 05:57

强强/视频SDK:VisioForge SDKs .Net 15.6.8 Crack

此外，您还可以使用系统编解码器或多编解码器解决方案（例如FFMPEG）播放所有流行格式的视频
sdk大全·2023-09-16 05:56

视频画面噪点太多难处理？AI工具一键消除

视频噪点，也称为视频噪声，是指由于各种原因导致的视频图像中出现的不规则的杂点、花点或小斑点。这些噪点会严重影响视频的观感和质量，而且会让人感到视觉疲劳和不适。
jiumillion·2023-09-16 05:26

Going Deeper with Embedded FPGA Platform for Convolutional Neural Network. 深鉴科技文章调研

1.全连接层和SVD算法全连接层相当于卷积核大小与输入featuremap大小一致，卷积核个数与全连接层神经元个数一致的一个卷积层。全连接层的实现方法上没有难度，难点在于大量的权重数据存储。VGG16各层数据量如上图所示为VGG16中各层所包含featuremap的数据量以及权重数据量。可以清晰的看到，FC第一层的featuremap（即图中的memory）数据量仅为4096个数据，而该层的权重数
Qmshao·2023-09-16 02:48

WebRTC 如何指定 H265解码器

WebRTC本身支持多种视频编解码器，但H.265/HEVC编解码器的支持主要取决于浏览器或应用的实现。
Sico2Sico·2023-09-16 00:54

1-FPGA硬件加速-YUV_YCbCr

这是对《基于Matlab与FPGA的图像处理教程》的学习笔记，代码和内容摘取自书中。
会点灯的大力水手·2023-09-16 00:11

设计资料原理图-383光纤加速计算-XCKU060的双路QSFP+光纤PCIe 卡 高速信号处理卡

基于kintexUltraScaleXCKU060的双路QSFP+光纤PCIe卡一、板卡概述本板卡系北京太速科技自主研发，基于XilinxUltraScaleKintex系列FPGAXCKU060-FFVA1156
hexiaoyan827·2023-09-15 22:45

基于双XCKU060+双C6678 的双FMC接口40G光纤传输加速计算卡381

一、板卡概述板卡采用基于双FPGA+双DSP的信号采集综合处理硬件平台，板卡大小360mmx217mm。
a7257825·2023-09-15 22:44

2路 QSFP，40G 光纤的数据实时采集（5GByte/s 带宽）板卡设计原理图 -PCIE732

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，板载2组独立的72位DDR4SDRAM大容量缓存。板卡具有1个RJ45千兆以太网口以及若干IO信号。
北京青翼科技·2023-09-15 22:44
上一页 67 68 69 70 71 72 73 74 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他