视频图像编解码FPGA

FPGA板卡启动以及LED灯带调试

环境配置软件：MobaXterm（free版本即可）下载教程参考：MobaXterm（终端工具）下载&安装&使用教程_蜗牛也不慢......的博客-CSDN博客Win32Disklmager下载教程参考：不分类工具：Win32DiskImager安装教程_win32disklmager安装教程_月挽的博客-CSDN博客硬件准备：网线一根（连接板卡和电脑，当然也可以连接路由器），Sd卡一张和读卡器（
Allencc5658·2023-09-22 10:19

使用接口包装器模块简化在FPGA上实现PCIe的过程

许多最终应用程序都将基于FPGA的设计用作其解决方案的固有组件。他们通常需要PCIExpress（PCIe）作为必不可少的功能，以提供与系统中其他组件的标准化接口。
非著名程序员阿强·2023-09-22 10:17

C++之va_start、vasprintf、va_end应用总结(二百二十六)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-09-22 10:52

新款 锐科达 SV-2102VP SIP广播音频模块 RTP流音频广播

该模块对来自网络的SIP协议及RTP音频流进行编解码。
深圳锐科达网络音频设备·2023-09-22 08:05

新款 锐科达 SV-2702VP SIP广播音频模块 RTP流音频广播

该模块对来自网络的SIP协议及rtp音频流进行编解码。
深圳锐科达网络音频设备·2023-09-22 08:05

新款 锐科达 SV-2402VP SIP广播音频模块 支持RTP流音频广播

该模块对来自网络的SIP协议及RTP音频流进行编解码。该模块支持多种网络协议和音频编解码协议，可用于VoIP和IP寻呼以及高质量音乐流媒体播放等应用。
深圳锐科达网络音频设备·2023-09-22 08:31

使用Netty进行协议开发：多协议支持与自定义协议的实现

使用Netty构建网络应用：多协议支持与自定义协议的实现为什么需要协议❓❓❓Netty支持丰富的协议，让程序员专注于业务自定义协议1、前置准备2、编解码器抽象类介绍3、编解码器实现为什么需要协议❓❓❓在
HGW689·2023-09-22 07:08

基于FPGA的图像白平衡算法实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序`timescale1ns/1ps////Company://Engineer:////CreateDate:2023/08/01//DesignName://ModuleName:RGB2gray
简简单单做算法·2023-09-22 06:53

高云FPGA系列教程（10）：letter-shell移植

文章目录letter-shell简介letter-shell源码获取letter-shell移植函数和变量应用示例本文是高云FPGA系列教程的第10篇文章。
whik1194·2023-09-22 04:09

萌新的FPGA学习绪论-1

萌新的FPGA学习绪论-1其实很多的课和内容都是相通的我在跑完单周期的RiscV时候虽然最后还差点意思但是基本的逻辑实现没有特别大的问题过两天写一个Spec文档说明一下由于开始一个新的设计所以对于RiscV
ZxsLoves·2023-09-22 04:11

【【萌新的FPGA学习之Vivado下的仿真入门-2】】

萌新的FPGA学习之Vivado下的仿真入门-2我们上一章大概了解了我们所需要进行各项操作的基本框架对于内部实现其实一知半解我们先从基本的出发但从FPGA了解一下vivado下的仿真入门正好帮我把自己的
ZxsLoves·2023-09-22 03:09

C++之浅拷贝、深拷贝、拷贝构造函数、拷贝赋值运算符、自定义的深拷贝函数应用总结(二百二十九)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-09-22 02:21

电赛元器件清单多年总结及分析

双通道)函数发生器(50MHz，双通道)任意波信号发生器(1MHz)频谱分析仪(1GHz)频率计(500MHz)功率分析仪数字毫伏表以太网交换机(通用4~24端口百兆/千兆)网线通断测试仪单片机开发系统、FPGA
HappyGuya·2023-09-22 01:42

HDlbits Count clock 12小时制时钟 verilog fpga

moduletop_module(inputclk,inputreset,inputena,outputpm,output[7:0]hh,output[7:0]mm,output[7:0]ss);reg[3:0]ssge;reg[3:0]ssshi;reg[3:0]mmge;reg[3:0]mmshi;reg[3:0]hhge;reg[3:0]hhshi;always@(posedgeclk)be
Balien_·2023-09-22 01:09

AD入门第一期

主要功能包括原理图设计、印刷电路板设计、FPGA的开发、嵌入式开发、3D
RUIWENLI·2023-09-22 01:38

(Clock Domain Crossing)跨时钟域信号的处理 （自我总结）

CummingsSNUG2008Boston_CDC.pdf参考：跨时钟域处理方法总结–最终详尽版-love小酒窝-博客园跨时钟域（CDC）设计方法之单bit信号篇（一）|电子创新网赛灵思社区孤独的单刀_Verilog语法,FPGA
HappyGuya·2023-09-22 01:37

MTK联发科MT6762/MT8788安卓核心板性能参数对比

MT6762芯片集成了ARMCortex-A53，工作频率可达2.0GHz，并集成了功能强大的多标准视频编解码器。此外，一组广泛的接口连接外围设备包括与摄像机、触摸屏显示器和mm
新移科技·2023-09-22 00:51

QT--知识点（编码、中文乱码）

1、QTextCodec类，该类主要是提供字符串的编码格式切换，主要函数有以下三个：a、QTextCodec::codecForName("xxx")表示创建一个编码格式为xxx的编解码器，返回一个QTextCodec
Burt_Wu·2023-09-21 23:55

matlab自动生成FPGA rom源码

1matlab源码closeallclearallclci=0:1:(300000-100-1);x=300000./(100+i);x=x./2;x=round(
LEEE@FPGA·2023-09-21 23:59

FFmpeg 简介

libavformat：用于各种音视频封装格式的生成和解析，包括获取解码所需信息以生成解码上下文结构和读取音视频帧等功能；libavcodec：用于各种类型声音/图像编解码；libavutil：包含一些公共的工具函数
wnido·2023-09-21 21:27

【九】dubbo源码分析之服务调用方发起调用+发送请求（入口InvokerInvocationHandler.invoke）

一、简介dubbo的服务调用主要包括几个大的步骤1.发送请求2.编解码3.服务降级4.过滤器链处理5.序列化6.线程派发以及响应请求Dubbo服务调用过程dubbo中Exchange层为框架引入Request
jy02268879·2023-09-21 19:25

算力被巨头垄断，小矿工该做什么？

BTC开启电脑挖矿时代十年之久，各种矿币层出不穷，挖矿工具也一再升级，从CPU到GPU，FPGA，再到专业的ASIC矿机、专业矿池。
BB小九菜123·2023-09-21 17:15

深度学习环境搭建——之PyCharm安装配置

PyCharm安装配置参考：1，https://www.runoob.com/w3cnote/pycharm-windows-install.html书接上回，继续开始PyCharm安装；序言：工作中一直从事的是FPGA
呓语煮酒·2023-09-21 16:39

深度学习环境搭建——之Anaconda3安装配置

序言：工作中一直从事的是FPGA嵌入式开发，图像处理相关的工作。
呓语煮酒·2023-09-21 16:38

基于Kintex UltraScale系列FPGA KU060/KU115高性能PCIe数据预处理载板（5GByte/s带宽）

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载2组独立的72位DDR4SDRAM大容量缓存。
北京青翼科技·2023-09-21 16:41

Netty篇：Reactor线程模型和NioEventLoop，NioEventLoopGroup源码分析

包括建立TCP链接、编解码、接受和发送器请求应答消息等，模型如下图（图出自ScalableIOinJava）。在这里插入图片描述通过Acceptor类接受客户端的TCP连接请求消息，当
东方明珠脚下的流浪猫·2023-09-21 15:10

FPGA实现LVDS接口（1）--ALTDDIO_IN、ALTDDIO_OUT（双倍数据速率I/O，DDIO）的使用

目录1、前言2、ALTDDIO_INIP核2.1、理论2.2、仿真3、ALTDDIO_OUTIP核3.1、理论
孤独的单刀·2023-09-21 14:06

【正点原子FPGA连载】 第三十三章 以太网ARP测试实验-摘自【正点原子】领航者ZYNQ之FPGA开发指南_V2.0

&id=6061601087613）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-301505-1-1.html4）对正点原子FPGA感兴趣的同学可以加群讨论
正点原子·2023-09-21 14:05

ec20 以太网_「正点原子FPGA连载」第二十五章以太网ARP测试实验（一）

1)摘自【正点原子】领航者ZYNQ之FPGA开发指南2)实验平台：正点原子领航者ZYNQ开发板3)平台购买地址：https://item.taobao.com/item.htm?
weixin_39600616·2023-09-21 14:35

以太网ARP测试实验

1.1ARP测试整体框架当上位机发送ARP请求时，FPGA返回ARP应答数据；当按下FPGA的触摸按键时，FPGA发送ARP请求，上位机返回ARP应答数据。
STATEABC·2023-09-21 14:03

Android之MediaMetricsService实现本质(四十二)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-09-21 12:35

Spring Framework spring-core 核心包工具类

SpringFrameworkspring-core核心包工具类BeanUtils工具类Assert断言工具类ObjectUtils对象工具类Base64UtilsBase64编解码工具类DigestUtils
喜羊羊sk·2023-09-21 10:01

8 FPGA时序约束实战篇之主时钟约束

约束主时钟  在这一节开讲之前，我们先把wave_gen工程的wave_gen_timing.xdc中的内容都删掉，即先看下在没有任何时序约束的情况下会综合出什么结果？对工程综合并Implementation后，OpenImplementedDesign，会看到下图所示内容。  可以看到，时序并未收敛。可能到这里有的同学就会有疑问，我们都已经把时序约束的内容都删了，按我们第一讲中提到的“因此如果我
张海军2013·2023-09-21 06:49

FPGA时序约束（五）衍生时钟约束与I/O接口约束

系列文章目录FPGA时序约束（一）基本概念入门及简单语法FPGA时序约束（二）利用Quartus18对Altera进行时序约束FPGA时序约束（三）时序约束基本路径的深入分析FPGA时序约束（四）主时钟
贾saisai·2023-09-21 06:19

9 FPGA时序约束实战篇之衍生时钟约束

约束衍生时钟  系统中有4个衍生时钟，但其中有两个是MMCM输出的，不需要我们手动约束，因此我们只需要对clk_samp和spi_clk进行约束即可。约束如下：create_generated_clock-nameclk_samp-source[get_pinsclk_gen_i0/clk_core_i0/clk_tx]-divide_by32[get_pinsclk_gen_i0/BUFHCE_
张海军2013·2023-09-21 06:19

FPGA时序约束与分析

目录1时序约束概述1.1什么是时序约束1.2为什么要做时序约束1.3时序约束的基本路径1.4时序约束的基本流程1.5时序约束的主要方法参考书吴厚航的《FPGA时序约束与分析》1时序约束概述1.1什么是时序约束对系统延时
☆柒⑦☆·2023-09-21 06:48

FPGA 时序约束 二 ：创建时钟和时钟不相关约束

创建时钟是针对代码中主时钟而言，创建时钟之前需要知道代码中的主时钟都是什么，可以在综合以后，打开综合，然后在TCL中输入命令：report_clock_networks–namemynetwork确定了主时钟，就可以对其创建时钟周期约束：情形1：主时钟之间有明确的相位关系-waveform不仅确定了时钟的占空比，也确定了时钟之间的相位关系。（1）clka频率为200Mhz,等占空比。（初始化为1，
yundanfengqing_nuc·2023-09-21 06:48

FPGA时序约束与分析 （3）--- 时钟约束create_clock --- 虚拟时钟

虚拟时钟定义 在一些时序路径中，一些引脚上的数据信号，其同步时钟只存在于外部芯片，并不存在于FPGA器件内。
swang_shan·2023-09-21 06:42

FPGA时序约束之时钟约束

转自：https://cloud.tencent.com/developer/article/1533419此外可以参考：https://blog.csdn.net/huan09900990/article/details/77163970https://blog.csdn.net/u012176730/article/details/54412323毋庸置疑，create_clock是最基本、最
朽木白露·2023-09-21 06:42

FPGA时序约束篇之时序分析与时序约束的作用

FPGA时序约束篇之时序分析与时序约束的作用一、写在前面二、名词解释三、举个栗子3.1降低时钟频率3.2提升时钟频率END一、写在前面  在每个初学者学习FPGA设计时，都会听前辈说：时序约束对FPGA
锅巴不加盐·2023-09-21 06:40

FPGA时序约束理论之时钟周期约束（5）

1.时钟周期约束：对时钟的周期进行约束。2.vivado中时钟约束指令：create_clock使用create_clock来创建时钟周期约束，使用方法：create_clock-name-period-waveform{}[get_ports]值得注意的是，这里的时钟必须是主时钟primaryclock。主时钟通常有两种情况：一种是由外部时钟源提供，另外一种是告诉收发器的时钟提供。如何查看主时钟
蜗牛冲冲冲·2023-09-21 06:10

基于FPGA的时序分析-主时钟与虚拟时钟约束

文章目录主时钟概念主时钟约束语法设计时钟识别1）时钟网络报告2）时序确认报告主时钟约束实例虚拟时钟概念虚拟时钟的应用场景虚拟时钟约束实例主时钟概念主时钟通常是FPGA以外的板级时钟（晶振、数据传输的同步时钟
PPRAM·2023-09-21 06:07

FPGA设计时序约束一、主时钟与生成时钟

目录一、主时钟create_clock1.1定义1.2约束设置格式1.3Addthisclocktotheexistingclock1.4示例1.5差分信号二、生成时钟generate_clock2.1定义2.2格式2.2.1byclockfrequency2.2.2byclockedges2.2.3示例2.2.4自动生成时钟2.2.5重命名生成时钟一、主时钟create_clock1.1定义主时
知识充实人生·2023-09-21 06:06

亚稳态/异步电路/glitch(毛刺)/glitchFree clk切换的一些疑问及理解

0参考资料0.0图文,公式详细介绍了什么是亚稳态/产生/消除/危害/稳定认识FPGA触发器的亚稳态浅谈IC设计中亚稳态的问题以及信号同步电路简单实现亚稳态与跨时钟域高级FPGA设计技巧！
cy413026·2023-09-21 04:17

高云FPGA系列教程（9）：cmd-parser串口命令解析器移植

文章目录@[toc]cmd-parser库简介cmd-parser库源码获取GW1NSR-4C移植cmd-parser实际测试cmd-parse命令解析器优化本文是高云FPGA系列教程的第9篇文章。
whik1194·2023-09-21 00:26

高云FPGA系列教程（8）：ARM串口数据接收（中断和轮询方式）

文章目录@[toc]1.GW1NSR-4C串口外设简介2.FPGA配置3.常用函数4.轮询方式接收数据5.中断方式接收数据本文是高云FPGA系列教程的第8篇文章。
whik1194·2023-09-21 00:23

Vivado下PLL实验

文章目录前言一、CMT（时钟管理单元）1、CMT简介2、FPGACMT框图3、MMCM框图4、PLL框图二、创建工程1、创建工程2、PLLIP核配置3、进行例化三、进行仿真1、创建仿真文件2、进行仿真设置
岁月指尖流·2023-09-20 23:36

Glide源码解析之加载器注册与使用

注册了很多图片加载器，我们用其中一个来梳理下流程，glide在注册的时候，分别注册了三种加载器，分别为注册到loaderFactory中的地址解析加载，dataLoadProviderRegistry中的编解码器
苍龙阁阁主·2023-09-20 20:21

任正非“苹果是华为的老师”；音频编解码标准 L2HC 发布；GNU 和自由软件运动四十周年丨RTE开发者日报 Vol.53

开发者朋友们大家好：这里是「RTE开发者日报」，每天和大家一起看新闻、聊八卦。我们的社区编辑团队会整理分享RTE（RealTimeEngagement）领域内「有话题的新闻」、「有态度的观点」、「有意思的数据」、「有思考的文章」、「有看点的会议」，但内容仅代表编辑的个人观点，欢迎大家留言、跟帖、讨论。本期编辑：@Asui，@CY，@墨镜01有话题的新闻1、微软AI团队意外泄露38TB数据，包含3万
·2023-09-20 20:08

【CNN-FPGA开源项目解析】01--floatMult16模块

文章目录(基础)半精度浮点数的表示和乘运算16位半精度浮点数浮点数的乘运算floatMult16完整代码floatMult16代码逐步解析符号位sign判断指数exponent计算尾数fraction计算尾数fraction的标准化和舍位整合为最后的16位浮点数结果[sign,exponent,fraction]其他变量宽度表always敏感列表特殊情况处理(基础)半精度浮点数的表示和乘运算16位
GalaxyerKw·2023-09-20 19:18
上一页 65 66 67 68 69 70 71 72 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他