LPDDR4的训练(training)和校准(calibration)--Write Leveling(写入均衡)
WriteLeveling是从DDR3开始引入的概念,为了解决DQS和CLK的edgealignment的问题。 因为从DDR3开始采用了新的拓扑结构:fly-by。即多个DRAM放置在PCB上时(或多个die),地址线,控制线,时钟线采用fly-by方式进行布线,DQ,DQS和DMI还是采用点对点的布线方式。采用了fly-by的结构,CLK到达菊花链的各个die的时间是不一样的。具体而言,到达菊