ASIC芯片设计

(179)时序收敛---＞(29)时序收敛二九

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
FPGA系统设计指南针·2024-09-16 07:32

(180)时序收敛---＞(30)时序收敛三十

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
FPGA系统设计指南针·2024-09-16 07:31

(158)时序收敛---＞(08)时序收敛八

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
FPGA系统设计指南针·2024-09-16 07:31

(159)时序收敛---＞(09)时序收敛九

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
FPGA系统设计指南针·2024-09-16 07:31

(160)时序收敛---＞(10)时序收敛十

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
FPGA系统设计指南针·2024-09-16 07:31

(153)时序收敛---＞(03)时序收敛三

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
FPGA系统设计指南针·2024-09-16 07:01

(121)DAC接口---＞(006)基于FPGA实现DAC8811接口

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电
FPGA系统设计指南针·2024-09-16 07:01

FPGA复位专题---（3）上电复位？

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限
FPGA系统设计指南针·2024-09-16 07:31

(182)时序收敛---＞(32)时序收敛三二

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
FPGA系统设计指南针·2024-09-16 07:29

基于STC12C5A60S2单片机的LED汉字显示系统的设计

其中，点阵驱动模块采用74HC245芯片设计完成，结合DS1302时钟芯片完成LED点阵显示屏的汉字与时间显示，使用按键、串口、红外线遥控可以完成时间的实时更新、自定义汉字显示、改变汉字显示颜色、改变汉字滚动方
lantiandianzi·2024-09-14 13:55

AWS Nitro架构简介

为了实现定制化的硬件（ASIC），Amazon和以色列的一家芯片公司——Annapurna实验室合作，并在后面将其收购，其芯片的logo就是Annapurna
河马虚拟化·2024-09-14 06:03

电源管理芯片4644关键指标及测试方法

工程师可以快速设计出满足FPGA、ASIC和微处理器等多种电压和负载电流要求驱动，ASP4644模块稳压器包括DC/DC控制器、电源开关、电感器和补偿组件，采用BGA封装。
国科安芯·2024-09-13 19:03

高通SA8295P电源参数解析（一）

解析这些绝对最大额定值涉及了解现代复杂芯片设计中的电源管理、功能模块的电压要求，以及不同的电压域如何协同工作以实现高效能和低功耗。
空间机器人·2024-09-11 21:00

在Xilinx FPGA上快速实现 JESD204B

此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/C
长弓的坚持·2024-09-11 18:05

FPGA设计中的电源管理(转载）

但随着FPGA不断取代ASSP和ASIC器件，设计者们现正期望能够开发低功耗设计，在设计流程早期就能对功耗进行正确估算，以及管理和对与FPGA相关的各种内部电压及I/O电压排序。
weixin_30632089·2024-09-11 17:32

(170)时序收敛---＞(20)时序收敛二十

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
FPGA系统设计指南针·2024-09-03 13:50

数字芯片中I/O单元及电源domain布局中SIPI的考虑

芯片设计的物理实施过程通常也简称为布局布线（P&R，Place-and-Route），布局一般被分为布局规划（Floorplan）和标准单元摆放（Place）两个过程。
芯片SIPI设计·2024-09-01 06:40

0.91寸OLED迷你音频频谱

一、简介音频频谱在最小0.91寸OLED屏幕上显示，小巧玲珑二、应用场景本模块为音频频谱显示模块，用来获取声音频谱并展示频谱，跟随音乐声音律动三、产品概述基于主控芯片设计的将声音采集分析频谱，显示到0.91
九溪弥烟、·2024-08-25 16:24

（九）关于 PrimeTime 时序分析流程和方法

它能分析大规模、同步、数字ASIC的时序。PrimeTime工作在设计的门级层次，并且和Synopsys其它工具整合得很紧密。
那么菜·2024-08-25 09:41

阿里云服务器X86计算、Arm计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算架构区别

在我们选购阿里云服务器的时候，云服务器架构有X86计算、ARM计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算可选，有的用户并不清楚他们之间有何区别，本文主要简单介绍下不同类型的云服务器有何不同
阿里云最新优惠和活动汇总·2024-08-22 16:13

快速、深入理解设计模式的what、why、how

类比建房子的设计图纸，芯片设计的电路图，同样是建房子，为什么有的可以几百年不倒，有的十几年就要重修，这些至上而下就是细节的体现。
程序猿KIMI·2024-08-22 15:25

芯片设计 | 一文读懂，CPU、精简指令集、复杂指令集该如何理解

如今，芯片相关的话题广受关注，我们经常会听到芯片、CPU架构、ARM架构、芯片研发等相关内容。CPU、指令集、架构、微架构、芯片，这一组概念很容易混淆，经常把人绕进去。那么，到底应该如何理解？CPU、指令集、精简指令集、复杂指令集CPU，也叫中央处理器，是智能设备的大脑。常见的CPU有两种，X86、ARM。前者主要用在电脑里，后者主要用在手机、平板上。那么，这里的X86、Arm指的是什么呢？CPU
TrustZone_Hcoco·2024-08-22 11:06

图像处理ASIC设计方法 笔记4 异步FIFO

P66异步FIFO这段对FIFO的描述很精彩：理解了水位信号的含义（相当于通常所说的满/空标志，注意读时钟域的空信号，写时钟域的满信号，只能在它各自的时钟域直接使用，如果要在另一时钟域用，需要使用同步器）FIFO可以理解为一个传输数据的管道，写入一方顺序将数据压入管道的一端，读出一方从管道的另一端按照写入的顺序依次取出数据（所以叫先进先出）。由于进行顺序读写，FIFO不需要地址线，所以减少端口引线
徐丹FPGA之路·2024-02-27 01:38

I2C总线及AT24C02读写

公司开发的一种通用数据总线两根通信线：SCL（SerialClock）、SDA（SerialData）同步、半双工，带数据应答通用的I2C总线，可以使各种设备的通信标准统一，对于厂家来说，使用成熟的方案可以缩短芯片设计周期
ONE_Day|·2024-02-20 20:51

与时共进，芯芯向荣丨纷享销客获时创意“最佳合作伙伴”表彰

时创意成立于2008年，是一家在存储芯片领域集芯片设计、软固件研发、封装测试、模组生产测试及应用于一体的国家高新技术企业，也是国家专精特新“小巨人”企业，经
纷享销客连接型CRM·2024-02-20 18:26

[SSD 测试 1.3] 硬件测试之主控测试用例

1.测试Case主控测试一般集中在芯片流片回来的初期至中期阶段，只会由芯片设计原厂进行测试。通常来讲测试
元存储·2024-02-20 13:42

CPU，GPU，ASIC和FPGA简介

在这个数字时代，了解CPU、GPU、ASIC和FPGA之间的区别对于优化整体性能至关重要。
audrey-luo·2024-02-20 05:17

RISC-V与ARM

RISC-V架构的区别ARM与RISC-V的恩爱情仇1.ARM1991年ARM公司成立于英国剑桥，早期ARM也自主设计和生产芯片，但由于业绩平平，最后ARM改变了策略，他们不再生产芯片，转而以授权的方式，将芯片设计方案转让给其他公司
吮指原味张·2024-02-19 20:54

06 分频器设计

分频器简介实现分频一般有两种方法，一种方法是直接使用PLL进行分频，比如在FPGA或者ASIC设计中，都可以直接使用PLL进行分频。
lf282481431·2024-02-19 10:41

论文阅读-Pegasus：通过网络内一致性目录容忍分布式存储中的偏斜工作负载

本文介绍了Pegasus，这是一个利用新一代可编程交换机ASIC来平衡存储服务器负载的新型存储系统。Pegasus使用数据存储中最受欢迎的对
向来痴_·2024-02-14 06:10

浅谈路由器

处理能力强，接口种类多，配置灵活；转发速率小，共享总线容量限制路由器的吞吐量4.第四代路由器：基于ASIC与交换矩阵。
LYDlsj·2024-02-12 18:12

一. 使用perl对Soc中的digital ip进行lint check

一.使用perl对Soc中的digitalip进行lintcheck1.purpose在SoC芯片设计中，需要用到很多的digitalip。
Followex·2024-02-12 06:15

卫星通讯领域FPGA关注技术：算法和图像方面（2）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有MVDR算法、高速基带芯片、RF芯片、毫米波有源相控阵天线、无线AI，以下做了一些基础的调研
徐丹FPGA之路·2024-02-11 17:12

卫星通讯领域FPGA关注技术：算法和图像方面（4）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有5GNTN、多址技术、低轨通信卫星LEO，以下做了一些基础的调研：15GNTN来自《5GNTN
徐丹FPGA之路·2024-02-11 17:12

卫星通讯领域FPGA关注技术：算法和图像方面（1）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有LMS算法、RLS算法、LCMV算法、SAR图像处理，以下做了一些基础的调研：1LMS算法
徐丹FPGA之路·2024-02-11 17:42

卫星通讯领域FPGA关注技术：算法和图像方面（3）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有通感融合、RNSS授时、惯导，以下做了一些基础的调研：1通感融合1）来自博鳌亚洲论坛·创新报告
徐丹FPGA之路·2024-02-11 17:12

STM32 与 ARM 的联系

ARM是一家英国芯片设计公司，专注于设计和许可处理器架构，而STM32是基于ARMCortex-M核的32位微控制器。因此，可以说STM32是基于ARMCortex-M核的微控制器产品。
selenia8860·2024-02-11 09:14

台湾制造只知道台积电？起底你不知道的“宝岛台湾”半导体江湖

经过数十年的发展，台湾的芯片工业已经形成上下游全产业链布局，涵盖硅晶圆，芯片设计，芯片制造，封测等诸多领域。
经纬科技·2024-02-11 00:30

币海详解比特币挖矿方法

然而，CPU挖矿的时代早已过去，现在的比特币挖矿是ASIC挖矿和大规模集群挖矿的时代。回顾挖矿历史，比特币挖矿总共经历了以下
小小读书儿郎·2024-02-10 19:22

FPGA实现ISP用于无人车、无人机配送的方案调研

这个方案选择FPGA而没有选择ASIC，有以下几点考虑：·针对选定的S
徐丹FPGA之路·2024-02-10 00:35

数字IC实践项目（8）—CNN加速器（ASIC_Flow；付费项目补充）

数字IC实践项目（8）—CNN加速器（ASIC_Flow；付费项目补充）更新说明项目整体框图神经网络框图Filetree项目简介和学习目的软件环境要求Area、QOR、Power&Timing报告Area
IC_Brother·2024-02-09 22:06

160亿美元！Wework亏的钱，孙正义从Arm上赚回来，只用了一天

本周三，芯片设计公司Arm发布公告称，在截至去年12月底的第三财季，Arm销售额为8.24亿美元，高于预期的7.616亿美元；调整后每股收益为0.29美元，高于预期的0.25美元。
加百力·2024-02-09 19:59

【芯片设计- RTL 数字逻辑设计入门 16 -- verilog CRC-8 实现】

CRC校验CRC校验（CyclicRedundancyCheck）是一种用于检测数据传输或存储后是否出现错误的技术。其核心思想是通过发送方和接收方都遵循同一算法生成一个数据块的校验码，然后接收方将其与接收到的数据的校验码进行比较。如果两者一致，那么数据很可能是完整和未受损的；如果不同，那么数据在传输或存储过程中可能发生了错误。简单通俗的介绍：假设你有一本书，你想检查这本书是否完整，没有丢失任何页面
CodingCos·2024-02-08 23:02

【芯片设计- RTL 数字逻辑设计入门 15 -- 函数实现数据大小端转换】

文章目录函数实现数据大小端转换函数语法函数使用的规则VerilogandTestbench综合图VCS仿真波形函数实现数据大小端转换在数字芯片设计中，经常把实现特定功能的模块编写成函数，在需要的时候再在主模块中调用
CodingCos·2024-02-08 23:01

【芯片设计- RTL 数字逻辑设计入门 12 -- verilog 有符号数加减法】

文章目录多功能数据处理器描述verilog无符号数与有符号数8'd100+8'd1558'd100+8'd1568'd100+8'd157verilog代码实现TestBench代码VCS仿真结果多功能数据处理器描述根据指示信号select的不同，对输入信号a,b实现不同的运算。输入信号a,b为8bit有符号数：当select信号为0，输出a；当select信号为1，输出b；当select信号为2
CodingCos·2024-02-08 23:31

【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】

文章目录三输入数的大小比较问题分析verilogcodeTestBenchCode综合图仿真波形图三输入数的大小比较在数字芯片设计中，通常把完成特定功能且相对独立的代码编写成子模块，在需要的时候再在主模块中例化使用
CodingCos·2024-02-08 16:05

【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】

文章目录ProgrammableLogicandProcessingSystemPL（ProgrammableLogic）特点PS和PL之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片（SoC）的上下文中，“PL”通常指的是可编程逻辑（ProgrammableLogic）部分，特别是在使用了FPGA（现场可编程门阵列）技术的SoC中。例如
CodingCos·2024-02-08 16:34

【芯片设计- RTL 数字逻辑设计入门 13 -- generate_for 和 for】

文章目录generate_forverilogcodetestbenchcode仿真波形for循环verilogcode仿真波形错误小结generate_for在某个module中包含了很多相似的连续赋值语句，请使用generata…for语句编写代码，替代该语句，要求不能改变原module的功能。使用VerilogHDL实现以上功能并编写testbench验证。moduletemplate_mo
CodingCos·2024-02-08 16:34

【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现 移位运算与乘法 1】

文章目录移位运算与乘法状态机简介SystemVerilog中的测试平台VCS波形仿真阻塞赋值和非阻塞赋值有限状态机（FSM）与无限状态机的区别本篇文章接着上篇文章【芯片设计-RTL数字逻辑设计入门11–
CodingCos·2024-02-08 16:02

政安晨：示例演绎TensorFlow的官方指南（一）{基础知识}

作者政安晨的工作生涯涉猎很广泛：从半导体芯片设计到硬件与射频通信电路开发，再从汇编语言的片上系统开发，C语言的Linux系统
政安晨·2024-02-08 08:29
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他