DUT

Vector-CAPL(vTESTStudio)-函数介绍-创建TCP连接

一、获取DUT的IP地址、MAC地址、逻辑地址、功能寻址1、从系统变量中获取DUT的IP地址192.168.1.1：sysGetVariableString(sysvar::DUT::dut_address
车载网络测试·2023-04-10 14:25

海能达面试总结

一、DUT下的PC如何与另外一个网段的主机通信的（数据是如何传输的）（路由表寻址）1、PC直联在DUT下，DUT会通过DHCP协议给PC分配IP地址和缺省的网关PC发送IP报文时，首先报文会通过缺省网关到达
梦幻狗狗·2023-04-08 06:58

紧急刹车demon 《Car2xTemplateEN302-637-2018.cfg》 详细操作记录

CanoeDemon将工程，将Demon另存为自己的工程二、打开该demon原有的数据库“EU_ApplMsg”，然后添加如下两个节点：三、新建发出紧急刹车信号的节点EEBL_Trigger，和后面跟随的车辆节点DUT
倚天仗剑走天涯WGM·2023-04-07 07:15

UVM实战 卷I学习笔记9——UVM中的sequence（5）

目录virtualsequence的使用*带双路输入输出端口的DUT*sequence之间的简单同步*sequence之间的复杂同步仅在virtualsequence中控制objection*在sequence
菜鸡想要飞·2023-04-06 13:31

以太网错误帧在CANoe中的显示和实现的一些思考和实践

1、引子网友在微信上问我，她使用CANoe给DUT发送以太网报文时，发现Trace窗口显示某些以太网数据包报错，报错的内容是：mac地址无效听到这话，我首先想到的是：mac地址用来表示单播/组播&广播的
jasonj33·2023-04-05 23:41

UVM实战 卷I学习笔记13——UVM高级应用（4）

目录聚合参数聚合参数的定义聚合参数的优势与问题config_db换一个phase使用config_db*config_db的替代者*set函数的第二个参数的检查聚合参数聚合参数的定义验证平台用到的参数有两大类，一类是验证环境与DUT
菜鸡想要飞·2023-04-04 18:08

IC验证——UVM学习——验证平台中的组件

UVM验证平台可以看成是由多个模块组合在一起，通过把这些模块放在一起利用接口和DUT连接起来，从而最终实现验证的目的。
KGback·2023-04-04 18:26

UVM_COOKBOOK学习【Testbench Architecture】

层次结构由功能层组成，testbench的中心是被测设计(DUT)。事务
空白MAX·2023-04-04 18:54

UVM_COOKBOOK学习【DUT-Testbench Connections】

关注微信公众号摸鱼范式，后台回复COOKBOOK获取COOKBOOK原本和译本PDF度盘链接将testbench连接到DUT概述本节，我们主要讨论将UVMtestbench连接到RTLDUT的问题。
空白MAX·2023-04-04 18:54

UVM学习整理——UVM整体介绍

典型UVM验证平台介绍1.1典型UVM验证平台的主要组成和基本功能driver：向sequencer申请sequence_item(数据包transaction)，并将包里的信息按照总线协议规定驱动到DUT
Like_ai·2023-04-03 12:34

UVM基础知识——各组件

2.UVM验证环境整体结构框架（验证平台要模拟DUT的各种真实使用情况，就要给DUT施加各种激励，激励的功能则是由Driver实现的；验证平台要根据DUT的输出来判断DUT的行为是否符合预期，这一步就由
Flying_Bird089·2023-04-03 12:49

IC芯片验证 - 手把手教你搭建UVM验证环境

这是一个UVM的demo项目:做一个包含绝大部分组件的uvm(sequencer,driver,monitor,agent,scoreboard,model),验证一个同向放大器的dut,主要验证点是(
陈君豪·2023-04-03 11:53

UVM实战 卷I学习笔记1——简单的UVM验证平台：只有driver

如何搭建driver：加入factory机制加入objection机制加入virtualinterface个人《UVM实战卷I》学习随手笔记，此书作者：张强验证平台的组成一个验证平台要实现的基本功能：模拟DUT
菜鸡想要飞·2023-03-31 04:06

中文的预训练词向量

https://www.jiqizhixin.com/articles/2018-05-15-10https://github.com/DUT-NLP/Cross-domainCHD
美环花子若野·2023-03-18 11:31

vcs中debug选项、波形dump对仿真时间的影响

一、现象最近跑了一个比较复杂的模块的仿真，仿真时间大约在30min，跑完使用simprofile分析过，无异常点，且DUT运行时间占总的仿真时间约70%~80%。
kevindas·2023-03-11 19:08

UVM实战（张强）--- UART实例代码详细注解

目录一、整体的设计结构图二、各个组件代码详解2.1DUT2.2my_driver2.3my_transaction2.4my_env2.5my_monitor2.6my_agent2.7my_model2.8my_scoreboard2.9my_sequencer2.10base_test2.11my_case02.12my_case1
马志高·2023-02-06 10:40

OTA测试

从连接控制方式看：RF传导测试，是通过射频线将DUT直连到测试仪表的连接方式实现，如果有测试仪表就较容易实现。
文婷_5250·2023-01-26 05:07

RT-Thread学习笔记【PWM设备】

使输出端得到一系列幅值相等的脉冲，用这些脉冲来替代所需要波形的设备人话：用定时器控制电压为U输出信号的占空比D（0≤D≤10\leD\le10≤D≤1），可以得到0~U之间一个电压UT的输出信号，且有UT=U∗DU_T=U*DUT
内 鬼·2023-01-23 07:40

De-embedding技术总结

简单的印刷版(PCB)测试装置往往都会表贴上待测器件(DUT)以便与VNA相连接,如图1所示。然而,这些测试装置本身会为S参数测量带来一些寄生效应,因此,需要De-embedding技术进行消除。
跬步至千里_8·2023-01-06 05:16

TRL去嵌(De-embedding)

TRL去嵌(De-embedding)系统框图：S参数转换T参数：T参数转换S参数：于是经过上面的公式换算可以得出：上述4个方程中，若想求解出S11D、S12D、S21D、S22D这4项表征DUT的S参数
.胡Sir.·2023-01-06 05:15

无源S参数2X-Thru去嵌方案

1、2Xthru去嵌方式介绍1.1、deembed简介去嵌技术是高速、微波测量的重要技术之一,主要目的是消除寄生元件、部件对实际被测器件(DUT)的影响。
逆流而上的鱼儿@·2023-01-06 05:43

如何提高信号发生器（信号源）测量时的幅度精度

在射频测试系统中，您可以将测量精度从信号发生器(信号源）的输出端扩展至被测器件(DUT)。在仪器和被测器件之间的路径中，电缆、元器件和开关的特性可能会降低测量精度。
Agitek99·2022-12-26 18:41

信而泰自动化OSPFv2测试小技巧

测试拓扑典型测试场景介绍1.测试仪表端口Port_1模拟OSPFv2协议会话与DUT设备端口Gi0/0/1建立OSPFv2邻居。
XINERTEL·2022-12-22 19:21

寄存器模型

目录寄存器模型的概念建造只有一个寄存器的寄存器模型寄存器模型的集成寄存器模型的使用后门访问与前门访问复杂的寄存器模型层次化的寄存器模型reg_file存储器寄存器模型对DUT的模拟期望值与镜像值常用操作其他用法
长水曰天·2022-12-05 17:58

DesignWare_APB_GPIO模块DUT&Testbench仿真

ip测试之DW_APB_GPIO模块DUT&Testbench仿真1.学会读DW_apb_gpio_databook（数据手册可于主页下载）1.1Overview:1.2Function:1.3Features
唐三.·2022-11-25 14:26

验证平台，SV 和UVM

验证平台的主要功能：产生激励、把激励应用到被测设计DUT中，检查结果和验证测试是否通过，也就是确保被测设计的输出和期望一致。验证的难点：如何产生全部的激励，如何检查结果
开心邮递员·2022-11-22 10:58

TC8：SOMEIPSRV_FORMAT_11-18

OfferService）的长度应为16个字节测试步骤DUTCONFIGURE：启动具有下列信息的服务ServiceID：SERVICE-ID-1Instance数量：1Tester：客户端-1监听在网卡上DUT
jasonj33·2022-10-14 11:13

如何验证以太网网卡的传输速度和双工模式

这条测试用例本质上是验证DUT的网卡是否支持“自动协商”机制什么是“自动协商”早期以太网的传输速度在10M，工作在半双工模式。
jasonj33·2022-10-14 10:49

（3）UVM验证平台搭建之介绍

年轻人的第一个UVM验证平台搭建之介绍验证平台的组成UVM验证平台的框图验证平台介绍目录验证平台的组成验证用于找出DUT中的bug，这个过程通常是把DUT放入一个验证平台中来实现的。
数字ic攻城狮·2022-10-12 20:03

数字验证学习笔记——SystemVerilog芯片验证6 ——设计例化和连接

modulem_test(inputclk,inputrst_n,input[3:0]a,output[3:0]b);二.模块例化在上层例化底层模块，或者TB例化DUT时，均需要完成模块例化。
海纳百川13·2022-10-12 20:01

数字验证学习笔记——SystemVerilog芯片验证8 ——验证环境的结构和组件

Stimulator的主要职责是模拟与DUT相邻设计的接口协议，Stimulator不应该违反协议，但不拘束于真实的硬件行为，比真实的硬件行为拥有更丰富的激励，会使验证更充分。
海纳百川13·2022-10-12 20:11

vivado ILA在线逻辑仪使用

一般地，在线逻辑分析仪的应用原理框图如下图所示：待测设计（DesignUnderTest，DUT
Jay丶ke·2022-09-29 15:48

System Verilog学习笔记—接口interface

目录0.interface的直观理解1.使用端口的TB与DUT通信2.使用接口的TB与DUT通信3.使用modport将interface中的信号分组4.接口中的clockingblock4.1为何要引入
Verification_White·2022-09-15 09:20

SV中的interface

通常连接DUT和Testbench的信号很多，一旦连接错误，平台就不能工作。并且很难发现其中的错误。添加信号的时候也是非常麻烦的。逻辑设计已经变的如此复杂，即使是块之间的通信也必须分割为独立的实体。
xuhqist·2022-09-15 09:19

interface中的clocking

1.一些概念interface和module有类似的地方，都可以定义端口port、定义function和task、使用initial和always；interface用于连接硬件（DUT）和软件（验证环境
Bunny9__·2022-09-15 09:41

vitis hls使用笔记：如何构建高效的Test Bench

RTLCosimulation5.其用C++语言描述2.TestBench的构成1.Driver/Stimulus:输入激励2.ReferenceModell:参考模型（一般作为黄金参考值，即认为该模型为基准）3.DUT
robot.zhoy·2022-06-17 09:53

fsdb转vcd（转）

转换整个fsdbfsdb2vcdTOP.fsdb-oTOP.vcd复制指定模块fsdb2vcdTOP.fsdb-s/tb/dut/u_digital-level0-odigit
嬉笑的皮皮虾·2022-06-15 10:20

什么是电磁兼容浪涌测试，它有什么作用？

在高于被测设备（DUT）的工作电压的电压下发现的这些弱点是严重故障和电机停机的先兆。浪涌测试也用于发现硬短路和绕组和线圈中的许多其他错误。大多数绕组故障，包括对地短路，都是从弱匝间绝缘开始的。
环测威检测科技·2022-02-18 00:50

芯片测试之VOL/VOH

电路输出通常会带有负载或者驱动下一级的输入，VOH/IOH参数测试是为了检验DUT引脚在规定的电流条件下，输出电压是否可以按要求保持逻辑1的状态。
罐头说·2022-01-19 18:32

深度学习|计算机视觉 环境配置-数据集制作-模型训练 一站式教程(Ubuntu系统)//

系统下搭建深度学习环境，包括Python环境管理工具Anaconda、NVIDIA显卡的并行计算框架CUDA、针对深层神经网络的显卡加速库CUDNN、深度学习框架Pytorch等的安装；深度学习装机指南(DUT
涤心kk·2021-10-24 10:33

[uvm]分而治之（Hierarchical Sequences），处理复杂事物的绝对准则

上面是2012年，Mentor针对功能验证的一个研究结果，我们目前功能验证的绝大部分时间都花费在了Debug（DUT的bug/验证环境的bug/测试用例的bug）。
黄埔数据分析·2021-05-01 13:23

分而治之（Hierarchical Sequences），处理复杂事物的绝对准则

上面是2012年，Mentor针对功能验证的一个研究结果，我们目前功能验证的绝大部分时间都花费在了Debug（DUT的bug/验证环境的bug/测试用例的bug）。
数字芯片实验室·2021-05-01 12:08

快速DUT验证

sometimes,自己写了块RTL，想快速地输入激励看一下结果；根据UVM的套路一步步的搭建看来是太费劲了；本文就给出了一种简单方法，可以快速简单的给出激励；1RTL本文的DUT如下，file名字test_md.v
sarai_c7eb·2021-03-16 11:35

MCDF实验——Lab4

在之前的Lab3中，通过一个初具规模的MCDT的验证环境，学习到：验证环境按照隔离的观念，应分为硬件DUT，软件验证环境，和处于信号媒介的接口interface。
煎丶包·2021-02-18 11:16

汽车以太网测试之UpperTester

UT是用于辅助实现测试设备和被测设备（DUT）进行通信指令传输，并执行相应指令的代码或应用程序。
怿星科技·2021-01-25 16:26

面向服务的OTA系统 | 从DUT到SUT再到VUT

汽车EE系统工程测试，DUT->SUT–>VUT汽车电子系统目前正在经历全面的软硬分离开发的变革过程，在这个过程中，会出现大量的新的系统概念，也会对一些传统的系统定义进行新的扩展和强化。
怿星科技·2021-01-19 10:17

UVM的基本教程

文章目录一、基本介绍二、在实践中学习1.接口interface2.待测设计DUT3.传输数据包transaction4.序列sequence5.序列器sequencer6.驱动器driver7.监视器monitor8
hh199203·2020-12-01 14:31

数字IC验证学习笔记_1. 验证介绍

验证学习笔记1.验证介绍1.1验证介绍1.2Systemverilog介绍1.3UVM介绍1.1验证介绍(1).验证概念主要用来证明设计功能正确，并且符合设计功能描述的流程(2).验证平台激励发生器：对DUT
爱吃山楂的格格wu~·2020-11-06 23:10

VSTAR教程（二）系统运行后监控事件运行并查看观测信号波形

根据VSTAR_DUT，确认已添加VSTARIP（i_VSTAR_TOP）。请保持VSTAR打开状态。2.综合和实现完成后，将比特流写入目标FPGA。FPGA工作后，关闭Viva
虹科FPGA·2020-09-18 17:46

SystemVerilog的一个简单验证demo

DUT：是一个简单的memory。就六个信号，时钟信号clk，复位信号reset（高有效），读使能信号rd_en，写使能信号wr_en，写数据信号wdata，读数据信号rdata。
数字积木·2020-09-13 20:53
上一页 1 2 3 4 5 6 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他