E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
DUT
SystemVerilog验证教程（二）--SystemVerilog Interface 和 Timing Region
_31019565SystemVerilog验证教程（二）–SystemVerilogInterface和TimingRegion一、Interface我们在做验证平台的时候呢，需要将我们的验证平台和
DUT
浅尝辄止，未尝不可
·
2020-09-13 19:34
学习笔记
【验证小白】只有SV+modelsim学验证（2）——加monitor到环境中
前言monitor是验证环境自动检查环节中不可缺少的一个组件，当前
DUT
功能的对错不能总是依靠波形确认，而是需要由验证环境自行检查，这就需要monitor和checker的加入，这一次我们先尝试加入monitor
moon9999
·
2020-09-13 19:39
SV
Verilog验证平台的通用结构和验证代码编写的基本结构，还有注意事项（持续更新）
2、
DUT
：RTL设计代码；也就是被测试的对象3、BFM：接口驱动，具有交互的功能。4、Monitor：显示重点信号，监视器的功能。5、Compare:比较模型。6、Testcase：验证激励基于
易逍遥D
·
2020-09-13 17:25
Verilog学习经验
verilog
systemverilog语法（六）
采用受约束的随机测试法（CRT）产生测试集：使用随机的数据流为
DUT
产生输入的测试代码。改变伪随机数发生器（PRNG）的种子（seed）。
南国之邱
·
2020-09-13 14:54
systemverilog语法
systemveri
验证
kubernetes资源清单
(1)APIserver是以Restful风格格式；通过Get，
dut
，delete，post，请求方法反应到kubectl，run，get，edit(2)资源相当于就是对象1，workload：pod
Super.Mr_Yan
·
2020-09-12 04:01
K8S
可自定义 View 的 Toast
CustomToastgithub:https://github.com/hanjx-
dut
/CustomToastAndroid11中将禁止使用自定义View的Toast一种简单的解决思路是通过在DecorView
Han_JX_DUT
·
2020-09-11 19:58
Android
UI
android
ui
android
studio
DA1458X/DA1468X产测工具使用
该工具可以测试、校准固件并将固件加载到16个
DUT
中。
TomWang-0214
·
2020-08-24 15:06
Dialog
【Linux】【文件系统】squashfs文件系统挂载失败问题
在移植的过程中，编译成功后
DUT
上电，但是出现解压文件系统失败，串口信息：0.760000]unlzma632[0.760000]unlzma634[0.764000]unlzma632[0.768000
vickytong1018
·
2020-08-24 10:19
Linux
Android出现adb device offline
在Android上遇到adbdevicesoffline，解决办法如下：重启ADB服务adbkill-serveradbstart-server如果以上无效，重启
DUT
，再重新执行adbdevices如果还是无效
田蒲君
·
2020-08-24 01:55
Android
Art of Writing TestBenches（of verilog HDL） Part - IV
Tomakeanytestbenchselfchecking/automated,firstweneedtodevelopamodelthatmimicstheDUTinfunctionality.为了是测试基准程序能偶自动校验，我首先要开发一个模型能够反应
DuT
wzb56
·
2020-08-23 08:14
Verilog
HDLBits刷题合集—23 Verication: Writing Testbenches
WritingTestbenchesHDLBits-176Tb/clockProblemStatement为你提供了带有以下声明的模块：moduledut(inputclk);编写一个测试台，创建一个模块
dut
GitHDL
·
2020-08-23 04:04
HDLBits
处女项目后关于IC验证经验的总结
当验证过程发现
DUT
的响应与testbench预计的不符时，需要根据spec判断是
DUT
出现错误
limanjihe
·
2020-08-22 22:28
数字IC设计流程及详解
当我们做后仿时我们究竟在仿些什么（二）
那么可以准备一个类似下面内容的文件#initial_to_0_regs.ucliforce-deposittest_bench.u_
dut
.enable_re
白山头
·
2020-08-22 21:25
android官网译文《Setting up CTS》-搭建CTS环境
译文地址搭建CTS环境物理环境Wi-FI和IPv6CTS测试需要一个支持IPv6d的Wi-Fi网络环境，可以将被测设备（
DUT
）作为一个独立的客户端对待，并有互联网连接。
CrystalChenxiaoqing
·
2020-08-22 16:40
android
环境搭建
每日一题-1.7-功能覆盖率
17.当功能覆盖率达到100%，可以说明(B)A.功能覆盖率对应的
DUT
响应是正确的B.某些令人关注的情况已经得到测试覆盖C.
DUT
的功能点已经100%覆盖D.意味着验证的完整性
mu_guang_
·
2020-08-22 10:53
每日一题
Android 地区语言和简写对照表
zh_TW)Croatian,Croatia(hr_HR)Czech,CzechRepublic(cs_CZ)Danish,Denmark(da_DK)Dutch,Netherlands(nl_NL)
Dut
无糖咖啡123
·
2020-08-20 11:08
Android
实例图解关键路径及实现（C++）
2019/1/15即将0点关键路径求解步骤1，先正向拓扑排序求出点的最早开始时间：ve（取最大ve(j)=Max{ve(i)+
dut
()}）2，再逆向拓扑排序求出点的最迟开始时间：vl（取最小vl(i)
是阿俊呐
·
2020-08-18 21:12
数据结构
研究SOD的准备工作：SOD各种数据集 & 评测代码
1训练数据集大部分的显著性检测的论文都是使用的下述数据集进行训练(数据集很多)DUTS-TR2测试数据集：EGNet:ECSSD,PASCAL-S,
DUT
-O,HKU-IS,SOD,DUTS-TESCRN
显著性检测-Archerzjc，
·
2020-08-18 18:31
RicherEdge南开
显著性检测
数据集
Open-Short Test
Open-Short测试能快速检测出
DUT
是否存在电性物理缺陷，如引
芸纤飘羽
·
2020-08-18 18:12
硬件
【持续更新】基础知识普及及纠错
１：
DUT
(DesignunderTest)的由来仿真测试与VerilogHDL代码的设计都是同步进行的，而每一个VerilogHDL代码的正确与否，都是建立在“验证结果”是否符合预期的波形基础上，综上所述
CY_store
·
2020-08-15 22:37
FPGA基础篇
RFC2544丢包率测试——信而泰网络测试仪实操
丢包率概述：丢包率（FrameLossRate）测试的目的是确定
DUT
在不同的负载和帧长度条件下的丢包率。在稳定负载下，由于网络设备资源缺乏，应该正确转发而没有转发的包占接收包的百分比就是丢包率。
XINERTEL
·
2020-08-15 22:20
网络
网络协议
Vivado HLS(High-level Synthesis)笔记三：Test bench
+Testbench的基本架构Testbench是一个用来验证逻辑功能是否正确的虚拟坏境，由Driver/Stimulus（输入激励）、ReferenceModel（参考模型，其输出结果是正确结果）、
DUT
月臻
·
2020-08-15 10:05
SNN（Spiking
Neural
Network
脉冲神经网络）
BR/EDR测试模式
0）TestSetupBR/EDR测试环境的建立主要由
DUT
和tester两个角色构成。一般tester作为master并且主要由master来进行控制。
Jayce_Chen
·
2020-08-14 02:46
蓝牙
使用PXI设备做IC的开短路测试
开短路测试（也称为连接性或接触测试），在设备测试阶段，连接性测试会应用于
DUT
的所有信号引脚，以确保
DUT
的所有信号引脚都没有彼此相连，也没有与电源或地连接。
WinterNeil
·
2020-08-14 01:52
数字IC测试
UVM实战验证全加器
DUT
代码//adder32.sv32位全加器moduleadder32_sv(inputclk,inputrst_n,inputenable,input[31:0]a,input[31:0]b,inputcin
dingdinglala89
·
2020-08-13 22:15
uvm验证学习笔记
UART UVM验证平台平台搭建总结
tb_top是整个UVM验证平台的最顶层；tb_top中例化
dut
，提供时钟和复位信号，定义接口以及设置driver和monitor的virualinterface，在intial中调用run_test
weixin_34336292
·
2020-08-13 21:57
systemC的仿真平台书写
测试平台的功能一般为：（1）产生激励信号驱动
dut
（designundertest）（2）记录信号的输出，并与期望值进行比较main.cpp文件的格式：include headfilesint sc_main
weixin_34198583
·
2020-08-13 21:23
( 转)UVM验证方法学之一验证平台
在现代IC设计流程中，当设计人员根据设计规格说明书完成RTL代码之后，验证人员开始验证这些代码(通常称其为
DUT
，DesignUnderTest)。
weixin_33847182
·
2020-08-13 21:19
基于简单
DUT
的UVM验证平台的搭建（一）
最近一个月在实习公司做回归测试，对公司的UVM平台用的比较熟练，就想着自己做一个
DUT
，然后搭建一个UVM验证平台。
weixin_30768175
·
2020-08-13 20:37
UVM：7.3.5 UVM中后门访问操作接口
区别是：2）第一类会模仿
DUT
的行为，第
tingtang13
·
2020-08-13 19:13
UVM
UVM：7.3.4 UVM中后门访问操作的实现：DPI+VPI
1.实际平台中，C/C++对
DUT
中的寄存器也要读写。
tingtang13
·
2020-08-13 19:13
UVM
关于芯片验证的感悟5
一个验证最重要的是验证报告，其中功能覆盖率反映的是
DUT
的输入接口（主要是寄存器）能够取到的值是否都一一遍历到了，特殊情况的寄存器的取值，我们还需要自己手动去造一个CASE来满足这个取值；一般功能覆盖率必须要达到
takeshineshiro
·
2020-08-13 19:10
感悟
UVM简单测试平台
一：验证平台代码
DUT
是一个简单的存储器。就六个信号，时钟信号clk，复位信号reset（高有效），读使能信号rd_en，写使能信号wr_en，写数据信号wdata，读数据信号rdata。
tschu_
·
2020-08-13 18:59
笔记
搭建一个人UVM测试平台
然后driver按照协议要求把数据通过interface发送给
DUT
,同时driver也会通过uvm_analysis_port把数据发送给
菜鸟-求指导
·
2020-08-13 18:23
UVM概述及uvm_component和uvm_object(一)
验证平台组成：Driver：用来把不同的激励施加给
DUT
；Monitor:用来检测
DUT
的输出；Scoreboard：专门用来比较期望值与monitor检测到的
DUT
输出；Referencemodel：
南国之邱
·
2020-08-13 16:51
uvm
IC验证培训——验证环境的自动化生成
例如，如果我们想要验证整个的SoC的总线，
DUT
可能包含几百个接口，如果我们人工的对各类VIP和
DUT
进行连接，会非常麻烦，而且易出错。所以验证环境的自动化是大势所趋。
路科验证
·
2020-08-13 15:52
SV语言与UVM应用
一个简单的UVM验证平台
验证最基本的目的在于测试
DUT
的正确性，其最常使用的方法就是给
DUT
施加不同的输入(激励)，所以一个验证平台最重要的的功能在于产生各种各样不同的激励，并且观测
DUT
的输出结果，把此结果与期望值比较一下，
artest1995
·
2020-08-13 13:35
《UVM实战》学习笔记2
上一节我们搭建了最简单的Driver和
DUT
，并加入了factory机制、objection机制和virtualinterface中的config_db机制。这一节将加入其它部件。
上进的蠢猪
·
2020-08-11 14:40
UVM实战
《UVM实战》阅读笔记[前3章]
已看章节UVM验证环境的搭建只有driver和
dut
的验证环境增加factory机制加入objection机制virtualinterface加入transaction加入env加入monitor加入agent
亓磊
·
2020-08-11 13:21
verilog
《UVM实战》——2.1节验证平台的组成
第2章一个简单的UVM验证平台2.1验证平台的组成验证用于找出
DUT
中的bug，这个过程通常是把
DUT
放入一个验证平台中来实现的。
风中少年01
·
2020-08-11 12:31
System
Verilog
《UVM实战》学习笔记1
验证平台的组成激励模块：driver计分板：scoreboard收集
DUT
输出：monitor预期参考模型：Referencemodel其他概念：agent、sequence1、driver模块classmy_driverextendsuvm_driver
上进的蠢猪
·
2020-08-11 10:21
UVM实战
设置 CTS
设置CTS物理环境蓝牙LE信标如果
DUT
支持蓝牙LE功能，则应在与
DUT
的距离不超过五米的范围内放置至少三个蓝牙LE信标，以进行蓝牙LE扫描测试。
面向未来_
·
2020-08-07 11:49
android
Android CTS环境配置及基础命令介绍(仅针对8.0)
环境配置物理环境蓝牙LE信标如果
DUT
支持蓝牙LE功能，则应在与
DUT
的距离不超过五米的范围内放置至少三个蓝牙LE信标，以进行蓝牙LE扫描测试。
Rapture96
·
2020-08-07 10:59
FPGA Design with MATLAB, Part 5: Generating and Synthesizing RTL
脉冲检测系统或者
DUT
包含产生HDL代
吉大秦少游
·
2020-08-06 10:59
硬件逻辑与硬件描述
谷歌CTS测试简介
CTS测试1.设置CTS（物理环境）WLAN和IPv6CTS测试需要满足以下要求的WLAN网络：支持IPv6，可以将被测设备(
DUT
)视为隔离客户端，并可以连接到互联网。
又是十年春
·
2020-08-01 02:58
CTS测试
MTK modemlog分析
Call流程无论是在CS还是ims域看掉话问题首先先分析是否校准以及写入IMEI号在kernel-3.18及其以前的老平台中可以通过随机接入来分析
DUT
是否有校准，如果信号还算良好，但频繁随机接入失败。
jasegg
·
2020-08-01 01:09
modem
MTK MT8516 WiFi射频测试指南资料介绍
WiFiTX测试：factory_rfWIFI_TX_Start用户可以使用一个工厂cmd触发
dut
发送pkt；带有红色的参数是必须输入的强制性
qq_42792038
·
2020-07-31 23:22
MT8516
LimeSDR 实验（一）
python流实现简易VNA实验准备1、实验器材2、软件支持（win10下）实验步骤实验结果实验准备1、实验器材LimeSDR、合适频段定向耦合器、短路校准件、待测件（
DUT
）2、软件支持（win10下
fish_dreamer
·
2020-07-31 17:31
LimeSDR
路由器测试的性能测试
假设测试粒度为dv，如果在某个速率v下
DUT
(待测网络设备)能够正确转发，但在v+dr速率下开始有出错的情况，则v即为吞吐率。
ccjjyy
·
2020-07-30 19:28
测试
在Windows10下配置深度学习环境（tensorflow-gpu + CUDA & CUDNN），十分详细，推荐小白食用
在Windows10下配置深度学习环境（tensorflow-gpu+CUDA&CUDNN）本文的基础建立在
DUT
汽院515教研室的师兄的教程之上，由本人总结更新，希望能帮到更多人，十分感谢师兄们的付出
CN_Thirteen
·
2020-07-30 19:58
教程
神经网络
深度学习
tensorflow
上一页
1
2
3
4
5
6
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他