E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA;Verilog
Ubuntu 20.04 下使用 GNU Radio 3.8 + RFNoC 4.0 开发 USRP 片上
FPGA
资源
对于一些对性能有较高要求的应用，USRP的
FPGA
资源可以用于硬件加速，这就引出了RFNoC(RadioFrequencyNetworkonChip)，它是一个用于将USRP的
FPGA
功能集成到GNURadio
一只蜗牛儿
·
2025-05-19 14:56
ubuntu
gnu
fpga开发
UDP--DDR--SFP,
FPGA
实现之ddr axi读写驱动模块
ddraxi读写驱动模块实现介绍该模块主要功能为：接收数据读写op指令，将其转换为AXI4总线形式其逻辑较为简单，而关于AXI4的时序，建议读者使用vivado封装两个AXI4的ip核，一个主机，一个从机，进行学习，笔者在这里便不进行赘述，如果有读者想要了解，欢迎在评论区进行讨论，笔者后期可能会进行文章专栏讲解。其工作原理即是，检测到op指令有效，进行相应的读写操作，AXI4读写数据的流程是AXI
爱学习的张哥
·
2025-05-19 04:17
udp
fpga开发
ddr
AXI
网络协议
UDP--DDR--SFP,
FPGA
实现之内存读取控制模块
内存读取控制模块实现介绍由于该模块接口数量较多，为了详细说明模块实现，采用文字流程进行介绍该模块的工作时钟域为DDR时钟和SFP时钟，即读取数据为DDR时钟域下工作，输出读取到的数据在SFP时钟域下工作接收到数据完成指令后，开始进行从DDR中读数据操作根据文件的KB大小，确定突发次数（以突发100次为单位），读到的数据存储在BRAM中每次读取完100KB，进行一次光纤数据传输，即100KB大小的单
爱学习的张哥
·
2025-05-19 04:16
fpga开发
状态机
udp
ddr
sfp
【教程4＞第7章＞第8节】基于
FPGA
的Viterbi维特比译码
verilog
实现——幸存路径存储单元
目录1.软件版本2.幸存路径存储单元模块
FPGA
实现概述3.幸存路径存储单元模块的
FPGA
实现4.总结欢迎订阅
FPGA
/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程
fpga和matlab
·
2025-05-18 20:56
#
第7章·通信—信道编译码
fpga开发
Viterbi
维特比译码
verilog
幸存路径存储单元
基于PXIE的Kintex UltraScale系列
FPGA
处理板卡
板卡采用Xilinx的高性能KintexUltraScale系列
FPGA
作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载1组独立的72位DDR4SDRAM大容量缓存。
VX15600254840
·
2025-05-17 22:20
fpga开发
边缘计算模块
以下是其核心要点：1.核心组成硬件部分处理器：高性能微处理器（如ARMCortex系列）或
FPGA
，支持实时计算。通信模块：支持Wi-Fi、4G/5G、蓝牙等协议，确保低延迟数据传输。
伸头看云朵
·
2025-05-16 19:43
边缘计算
Libero Soc集成开发环境：
FPGA
开发新手的最佳选择
LiberoSoc集成开发环境：
FPGA
开发新手的最佳选择【下载地址】LiberoSoc集成开发环境使用教程LiberoSoc集成开发环境使用教程欢迎来到LiberoSoc集成开发环境的详细指南！
韦妮为
·
2025-05-16 15:10
Libero 11.9安装及免费license申请教程
Libero11.9下载Libero11.9及更早版本支持的
FPGA
系列：首先进入官网主页：Microsemi主页在下载Libero软件之前需要注册/登录成为Microsemi用户，注册流程比较简单，这里不再赘述
叫我电子dog
·
2025-05-16 15:40
fpga开发
【FMC216】基于 VITA57.1 的 2 路 TLK2711 发送、2 路 TLK2711 接收 FMC 子卡模块
该板卡支持2路TLK2711数据的收发，支持线速率1.6Gbps，经过TLK2711高速串行收发器，可以将1.6Gbps的高速串行数据解串为16位并行数据以及一路随路时钟，通过FMC连接器送入
FPGA
载板
北京青翼科技
·
2025-05-16 15:10
fpga开发
2023 ASIC
FPGA
IP RTL & License （Diamond / Libero SOC）
FPGA
系列：IntelAltera
FPGA
（Quartus）ADMXILINX
FPGA
（Vivado&ISE）Lattice
FPGA
（Diamond）Microchip（LiberoSOC）ASIC系列
Jerry_Wei_2020
·
2025-05-16 15:09
fpga开发
System
Verilog
中的断言(Assertion)
1.简介System
Verilog
断言（SVA）主要是用于验证设计的行为，其主要功能有两点：在特定条件或事件序列的故障上生成警告或错误；收集功能覆盖率的数据。
请叫我去学习5555
·
2025-05-16 10:05
SystemVerilog
数据库
前端
基于RK3588的GMSL、FPDLink 、VByone及MIPI等多种摄像模组，适用于车载、机器人&工业图像识别领域
拥有资深的图像算法和图像ISP专家团队，能够在软件驱动层开发、ISP算法、
FPGA
算法集成能力，以及适配不同的SOC平台的各种场景ISP图像调优上，为客户提供最优质成像产品及服务。
深圳信迈科技DSP+ARM+FPGA
·
2025-05-16 05:25
机器视觉摄像头
机器人
摄像模组
车载相机
Verilog
中forever的用法
在
Verilog
中，forever是一个循环语句，它会不断重复执行其中的代码块，直到模拟器停止。
漂洋过海的鱼儿
·
2025-05-16 03:45
FPGA
fpga开发
Vivado中可新建的工程类型解析
以下是Vivado中可新建的工程类型解析，按用途和场景分类说明：1.RTLProject（RTL工程）用途：从零开始基于RTL代码（
Verilog
/VHDL）设计
FPGA
逻辑，覆盖完整开发流程。
漂洋过海的鱼儿
·
2025-05-16 03:42
Vivado
fpga开发
System
Verilog
断言， SVA
System
Verilog
Assertion（SVA）作为一种强大的硬件验证技术应运而生，它为硬件设计验证提供了一种高效、准确的方式。
范吉民(DY Young)
·
2025-05-15 22:38
芯片设计
java
前端
数据库
【system
verilog
】学习笔记--断言篇
【system
verilog
】学习笔记--断言篇断言1：判断信号值断言1：判断信号值CHECK_VALUE:assertproperty(@(posedgeclk)disableiff(!
跛子拜
·
2025-05-15 22:07
systemverilog
systemverilog
基于
FPGA
的车速检测系统仿真设计与实现
标题:基于
FPGA
的车速检测系统仿真设计与实现内容:1.摘要本文旨在设计并实现基于
FPGA
的车速检测系统仿真。随着汽车行业的快速发展，精确的车速检测对于车辆的安全性和性能评估至关重要。
赵谨言
·
2025-05-15 22:37
论文
经验分享
毕业设计
FPGA
面试笔试专题——跨时钟域处理
跨时钟域处理时需要考虑两个方面:方面1：不同位宽，处理方式不同位宽为1，可以采用寄存器打两拍的方式；位宽为多位时，需要采用异步FIFO、转换为格雷码、握手等；异步FIFO：通过异步读写，以及空满标志实现了跨时钟数据同步。转换为格雷码：利用相邻格雷码仅一位改变的特性，实现跨时钟域数据同步。握手：在具体实现中，假设req、ack、data总线在初始化时都处于无效状态，发送域先把数据放入总线，随后发送有
CLL_caicai
·
2025-05-15 21:01
#
数字IC
FPGA面试专题
基于Kintex-7
FPGA
的FMC PCIE预处理侧插卡
板卡采用Xilinx的高性能Kintex7系列
FPGA
作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载1组独立的64位DDR3SDRAM大容量缓存。
VX15600254840
·
2025-05-15 12:29
fpga开发
FPGA
：Xilinx Kintex 7实现DDR3 SDRAM读写
在XilinxKintex7系列
FPGA
上实现对DDR3SDRAM的读写，主要依赖Xilinx提供的MemoryInterfaceGenerator(MIG)IP核，结合Vivado设计流程。
InnoLink_1024
·
2025-05-15 12:27
FPGA
高速接口
RTL设计
fpga开发
硬件架构
硬件工程
季报中的
FPGA
行业：U型反转，春江水暖
上周Lattice，AMD两大厂商相继发布2025Q1季报，尽管恢复速度各异，但同时传递出
FPGA
行业整体回暖的复苏信号。
forgeda
·
2025-05-15 12:56
FPGA
从Xilinx Kintex-7认识
FPGA
从赛灵思Kintex-7认识
FPGA
作者：lee神1xilinx
FPGA
简介
FPGA
（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物
LEEE@FPGA
·
2025-05-15 12:25
FPGA学习记录
kintex-7
FPGA
Xilinx Kintex-7系列
FPGA
的开发板SATA/PCIe接口
前言TLK7-EVM是一款由广州创龙基于XilinxKintex-7系列
FPGA
自主研发的核心板+底板方式的开发板，可快速评估
FPGA
性能。
Tronlong创龙
·
2025-05-15 12:25
Xilinx
Kintex-7
fpga
Xilinx
Kintex-7
fpga
ADC模块 常用小模块（测频率、测Vpp）
我的是12位adc目录1.vpp_calc测量峰峰值2.freq_calc等精度数字频率计3.脉冲生成模块模块3是配合1,2使用的1.vpp_calc测量峰峰值//峰峰值测量模块12位adc单位用mVmodulevpp_calc(inputad_clk,//AD时钟inputclk_50,inputrst_n,//复位信号input[11:0]ad_data,//AD输入数据inputad_pul
明天冰雪封山
·
2025-05-15 11:53
fpga开发
FPGA
： Xilinx Kintex 7实现PCIe接口
在XilinxKintex-7系列
FPGA
上实现PCIe（PeripheralComponentInterconnectExpress）接口，通常使用Xilinx提供的7SeriesIntegratedBlockforPCIeIP
InnoLink_1024
·
2025-05-15 11:23
高速接口
FPGA
RTL设计
fpga开发
硬件架构
硬件工程
问题：Nand作为存储介质，读写出错
二、
FPGA
遇到的问题1.问题1：无法格式化格式化失败，无法格式化！
渣渣小码
·
2025-05-15 09:09
设备类驱动层之MSC类
fpga开发
USB
MSC
NAND
【答题有奖】25届非技术专项训练营——PT1.产品训练营
实习生offer被毁约网易互娱c++开发岗二面凉经华黑子的暑期实习总结TP-LINK普联
FPGA
提前批中电二十九所机械设计工程师25届秋招提前批已开！暑期实习仍有大量机会！
han_xue_feng
·
2025-05-15 04:06
java
基于
FPGA
的视频接口之千兆网口(六GigE纯逻辑)
在本文我们重点讲的是基于
FPGA
纯逻辑实现阉割版的GigE协议，也就是说在很多视频传输过中，只用到了视频流传输，并没有控制方面的要求，举一个最简单的例子，博主想要把一个HDMI显示设备转成网络形式，则不需要对于相机进行查询
Eidolon_li
·
2025-05-14 16:16
基于FPGA的视频接口驱动
fpga开发
【PXIE301-211】基于PXIE总线的16路并行LVDS数据采集、1路光纤数据收发处理平台
板卡概述PXIE301-211是一款基于PXIE总线架构的16路并行LVDS数据采集、1路光纤收发处理平台，该板卡采用Xilinx的高性能Kintex7系列
FPGA
XC7K325T作为实时处理器，实现各个接口之间的互联
北京青翼科技
·
2025-05-14 05:26
数据中心产品
fpga开发
信号处理
图像处理
蓝桥杯
FPGA
赛道第三次模拟题代码
一、顶层代码moduletest#(parameterSYS_CLK_FREQ=26'd50_000_000,//系统时钟频率50MHzparameterBAUD_RATE=9600,//串口波特率parameterCHECK_BIT="None"//校验位类型（None表示无校验）)(inputwiresys_clk,//系统时钟输入inputwiresys_rst,//系统复位（低电平有效）i
吸纹鸽
·
2025-05-14 03:46
fpga开发
蓝桥杯
职场和发展
蓝桥杯
FPGA
赛道第二次模拟题代码
一、顶层文件moduletest(inputwiresys_clk,inputwiresys_rst,inputwire[3:0]key_in,outputreg[7:0]led,outputwirescl,inoutwiresda,//i2c的信号outputwire[7:0]sel,outputwire[7:0]seg//数码管的驱动);wire[23:0]data;reg[31:0]dsp_
吸纹鸽
·
2025-05-14 03:46
蓝桥杯
fpga开发
在线逻辑分析仪、ILA IP核的使用中遇到的问题以及解决办法
领航者ZYNQ在线逻辑分析仪（ILA）使用问题分析与优化本文基于《1_【正点原子】领航者ZYNQ之
FPGA
开发指南V3.2》第22章呼吸灯实验中在线逻辑分析仪（ILA）的使用流程，对实验过程中遇到的两类典型问题展开分析
清跞
·
2025-05-13 23:51
单片机
嵌入式硬件
fpga开发
ILA
FPGA
：XILINX
FPGA
产品线以及器件选型建议
本文将详细介绍Xilinx（现为AMD的一部分）当前的
FPGA
产品线及其主要特点，并提供器件选型的建议。以下内容基于Xilinx
FPGA
的最新信息，涵盖产品系列、特性及选型指导。
InnoLink_1024
·
2025-05-13 22:48
芯片
FPGA
嵌入式
fpga开发
硬件架构
硬件工程
嵌入式硬件
数字芯片设计中的面积优化方法
理论方法本文首先参考书籍《
FPGA
设计实战演练（高级技巧篇）》第七章，如何在书写代码时进行面积优化，其中主要方法有以下几个方面。
dongker 的笔记
·
2025-05-13 21:06
学习笔记
verilog
fpga
芯片
Verilog
代码优化技巧
Verilog
代码优化技巧：1.条件b为TRUE时，将c赋值给a;always@(posedgefclkornegedgefrstn)if(!
皮皮宽
·
2025-05-13 21:33
数字ＩＣ设计
fpga开发
数字电路设计
verilog
的LUT资源优化
今天在写代码的时候发现，LUT资源使用很多，实际上都是写的时候代入很多写软件的思维，有一些坏习惯需要更改，比如乘2的n次方的时候可以用左移右移来代替就能省下很多LUT资源
footprintk
·
2025-05-13 21:33
fpga开发
verilog
面积优化
面积优化文章目录面积优化前言一、优化技巧1.1操作符方面的节省1.1.1运算符的使用1.1.2操作符平衡1.1.3打破流水线1.1.4资源共享1.2功能模块的共享1.3复位对面积的影响1.4从器件的角度总结前言面积优化就是尽可能的减少门电路资源的消耗一、优化技巧1.1操作符方面的节省1.1.1运算符的使用尽可能的只使用：+：-：*：>>：<<1.1.2操作符平衡用括号来乘，如result<=(ab
cycf
·
2025-05-13 20:03
fpga开发
FPGA
问题集锦
1IDE问题1.1quartus:Doyouwanttooverwritethedatabaseforrevision解决方案：新版本打开旧版本的工程时的提示，选择ok即可。1.2quartus行号显示方案1：view---showlinenumber方案2：underfilenamethereisshortcutkey2代码问题2.1防止寄存器被综合掉解决方案：用(*noprune*)来声明。代
CodeWithMe
·
2025-05-13 13:45
fpga
fpga开发
嵌入式
FPGA
开发
目录一、引言二、当前嵌入式
FPGA
开发的现状三、嵌入式
FPGA
开发的优势四、嵌入式
FPGA
的应用领域1.通信系统2.数字信号处理3.视频图像处理4.高速接口设计5.人工智能6.IC设计与PCB设计类比五
嵌入式大圣
·
2025-05-11 14:06
fpga开发
基于赛灵思
FPGA
csg324100T芯片，外接pmod模块实现危险距离警报
1.实验目的利用NEXYSA7及
verilog
代码制作危险距离报警器，借助pmod模块MaxSonar实现测距功能，可能的应用场景有：倒车入库的刮蹭警示；对汽车视野盲区的检测，以防误伤儿童；极端天气的水位警报功能
俺不是西瓜太郎´•ﻌ•`
·
2025-05-11 13:30
fpga开发
FPGA
实战项目1——坦克大战
FPGA
实战项目1——坦克大战根据模块化思想，可将此任务简单的进行模块拆分：系统原理，模块划分，硬件架构，算法支持，
Verilog
实现框架一，系统总体原理1.核心设计思想硬件并行处理：利用
FPGA
的并行特性
霖00
·
2025-05-11 12:23
fpga开发
fpga
嵌入式硬件
经验分享
学习
人工智能
FPGA
：如何提高RTL编码能力？
要提升RTL（寄存器传输级）编码能力，需从硬件设计思维建立、典型电路建模、编码规范掌握、工具链应用和工程实践五个维度系统性训练。以下是具体提升路径：一、建立硬件设计思维：理解RTL与软件的本质区别RTL代码最终会映射为具体的硬件电路（门电路、寄存器、多路选择器等），这与软件的“顺序执行”有本质差异。初学者需重点理解：并行性：RTL中always块的并列关系对应硬件电路的并行执行（如多个组合逻辑模块
InnoLink_1024
·
2025-05-11 00:08
FPGA
RTL设计
Verilog
fpga开发
硬件架构
（36）
Verilog
实现RAM【双端口】
（36）
Verilog
实现RAM【双端口】1.1目录1）目录2）
FPGA
简介3）
Verilog
HDL简介4）
Verilog
实现RAM【双端口】5）结语1.2
FPGA
简介
FPGA
（FieldProgrammableGateArray
宁静致远dream
·
2025-05-10 22:54
fpga开发
（195）
FPGA
编程：双端口RAM（一）
（195）
FPGA
编程：双端口RAM（一）1.1.1本节目录1）本节目录；2）本节引言；3）
FPGA
简介；4）
FPGA
编程：双端口RAM（一）；5）结束语。
宁静致远dream
·
2025-05-10 22:53
FPGA求职核心竞争力
fpga开发
artix 7
FPGA
上电启动速度慢的解决办法
解决方法：上电启动速度慢是因为
FPGA
生成的bit文件采用1-wire形式读取FLAS固件。
我是苹果，不是香蕉
·
2025-05-10 22:22
fpga
verilog
中的timescale用法
timescale是
Verilog
HDL中的一种时间尺度预编译指令，它用来定义模块的仿真时的时间单位和时间精度。
斐非韭
·
2025-05-10 18:56
sv
学习使用Vivado和SDK进行Xilinx ZYNQ
FPGA
开发 | （十二）
Verilog
程序设计举例 | 2023.11.6/星期一/天气晴
系列文章目录专栏系列文章：学习XilinxZYNQ
FPGA
开发文章目录系列文章目录摘要一、设计思路二、创建
Verilog
源文件三、编写
Verilog
源程序或门模块my_or2.v半加器模块h_adder.v
杨肉师傅
·
2025-05-10 15:39
学习Xilinx
ZYNQ
FPGA开发
学习
fpga开发
c++ opencv编程实现暗通道图像去雾算法_「学术论文」基于
FPGA
的交通视频快速去雾系统的设计与实现...
摘要：针对雾天交通监控视频图像退化问题，提出了一种基于
FPGA
架构的雾天交通视频图像快速去雾系统。
weixin_39560002
·
2025-05-10 11:09
c++
IC验证面试经验分享——
Verilog
篇
–改自歌曲《如果可以》（内心os：挥手错的才能和对的相拥）IC验证面试经验分享
Verilog
篇1.同步复位、异步复位、异步复位同步释放2.亚稳态1）建立时间，保持时间2）亚稳态的
大小姐在学习
·
2025-05-10 06:39
IC验证面试
面试
经验分享
fpga开发
arm
学习
开发语言
硬件工程
FPGA
实战项目2———多协议通信控制器
1.多协议通信控制器模块(multi_protocol_controller)简要介绍这是整个设计的顶层模块，承担着整合各个子模块的重要任务，是整个系统的核心枢纽。它负责协调UART、SPI、I2C等不同通信协议模块以及DMA模块的工作，同时处理不同时钟域之间的信号交互，确保各个模块能够在不同的时钟环境下稳定、高效地协同工作。原理时钟管理：系统存在两个不同的时钟域，即系统时钟域（clk_sys）和
霖00
·
2025-05-09 20:59
fpga开发
嵌入式硬件
信号处理
单片机
经验分享
信息与通信
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他