E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA;Verilog
vscode开发
FPGA
(0)--windows平台搭建
一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese(simplified)中文汉化包2.安装
Verilog
-HDL
zidan1412
·
2024-02-09 19:35
FPGA
vscode
编辑器
Verilog
中函数的定义及调用
简介:
Verilog
中函数的定义及调用。
田野麦子
·
2024-02-09 17:48
FPGA相关
function
Modelsim
数字芯片验证入门
文章目录数字芯片验证入门1.验证那些事2.芯片验证系列——Testpoints分解3.芯片验证系列——验证计划4.关于芯片验证中写testcase的一些想法System
Verilog
1.随机化策略——随机变量
凳子花❀
·
2024-02-09 16:06
验证
数字IC设计
Verilog
uvm
system
verilog
数字芯片验证
Verilog
刷题笔记25
题目:You’realreadyfamiliarwithbitwiseoperationsbetweentwovalues,e.g.,a&bora^b.Sometimes,youwanttocreateawidegatethatoperatesonallofthebitsofonevector,like(a[0]&a[1]&a[2]&a[3]…),whichgetstediousifthevect
十六追梦记
·
2024-02-09 13:31
笔记
Verilog
刷题笔记27
题目:Givena100-bitinputvector[99:0],reverseitsbitordering.解题:moduletop_module(input[99:0]in,output[99:0]out);inti;always@(*)beginfor(i=0;i<100;i++)out[i]=in[99-i];endendmodule结果正确:
十六追梦记
·
2024-02-09 13:31
笔记
Verilog
刷题笔记28
题目:A“populationcount”circuitcountsthenumberof'1’sinaninputvector.Buildapopulationcountcircuitfora255-bitinputvector.解题:moduletop_module(input[254:0]in,output[7:0]out);inti;always@(*)beginout=8'b0;for(
十六追梦记
·
2024-02-09 13:31
笔记
Verilog
刷题笔记26
题目:Buildacombinationalcircuitwith100inputs,in[99:0].Thereare3outputs:out_and:outputofa100-inputANDgate.out_or:outputofa100-inputORgate.out_xor:outputofa100-inputXORgate.解题:moduletop_module(input[99:0]
十六追梦记
·
2024-02-09 13:01
笔记
3.1
Verilog
连续赋值
关键词:assign,全加器连续赋值语句是
Verilog
数据流建模的基本语句,用于对wire型变量进行赋值。
二当家的素材网
·
2024-02-09 13:30
Verilog
教程
fpga开发
VH6501CAN干扰仪CANDisturbance干扰测试
因为VH6501中的
FPGA
时钟频率是160Mhz,所以一个tick就是6.25ns,而CAN总线速率100kbi
LLLTM
·
2024-02-09 11:51
can
verilog
语法学习_2.时序控制(延时控制 & 时间控制)
文章目录1.时序控制分类2.时延控制2.1常规时延2.2内嵌时延2.3两者区别:3.事件控制3.1一般事件3.2命名事件3.3敏感列表3.4电平敏感事件1.时序控制分类
Verilog
提供了2大类时序控制方法
这么神奇
·
2024-02-09 09:05
verilog
verilog
Verilog
学习笔记(3)——赋值、时序控制
本章主要讲解
Verilog
语句中的赋值部分。
Verilog
中的赋值包括对线网变量的连续赋值和对寄存器变量的过程赋值。
FPGA 学习工
·
2024-02-09 09:34
Verilog学习
verilog
fpga
Quartus工程的qsf配置约束文件介绍
一、qsf文件概述qsf:QuartusSettingFile,是Quartus工程的配置文件;包含一个Quartus工程的所有约束,包括工程的软件版本信息、
FPGA
器件信息、引脚约分配、引脚电平分配,
GBXLUO
·
2024-02-09 09:02
FPGA
fpga开发
qsf
3.2
Verilog
时延
关键词:时延,惯性时延连续赋值延时语句中的延时,用于控制任意操作数发生变化到语句左端赋予新值之间的时间延时。时延一般是不可综合的。寄存器的时延也是可以控制的,这部分在时序控制里加以说明。连续赋值时延一般可分为普通赋值时延、隐式时延、声明时延。下面3个例子实现的功能是等效的,分别对应3种不同连续赋值时延的写法。//普通时延,A&B计算结果延时10个时间单位赋值给Zwire Z, A, B ;assi
二当家的素材网
·
2024-02-09 09:58
Verilog
教程
fpga开发
用pcimem读写x64平台下的PCIE外设寄存器
背景在之前的一篇文章用devmem2读写设备IO内存中,我介绍了devmem2这个通过读写/dev/mem文件实现从用户空间访问外设寄存器的工具,但是对于PCIE设备,特别是
FPGA
模拟出来的自定义PCIE
六个九十度
·
2024-02-09 05:11
驱动开发
linux软件
vivado MAX_FANOUT、PARALLEL_CASE (
Verilog
Only)、RAM_DECOMP、RAM_STYLE、RETIMING_BACKWARD、RETIMING_FORWA
MAX_FANOUT指示Vivado合成寄存器和信号的扇出限制。你可以在RTL中或将其指定为项目的输入。该值是一个整数。此属性仅适用于寄存器和组合信号。为了实现扇出复制驱动组合信号的寄存器或驱动器。可以设置此属性仅在RTL中。注:不支持输入、黑匣子、EDIF(EDF)和本地通用电路(NGC)文件。重要!用于UltraScale设备的VivadoDesignSuite不支持NGC格式文件。它是建议您
cckkppll
·
2024-02-09 04:22
fpga开发
【芯片设计- RTL 数字逻辑设计入门 16 --
verilog
CRC-8 实现】
CRC校验CRC校验(CyclicRedundancyCheck)是一种用于检测数据传输或存储后是否出现错误的技术。其核心思想是通过发送方和接收方都遵循同一算法生成一个数据块的校验码,然后接收方将其与接收到的数据的校验码进行比较。如果两者一致,那么数据很可能是完整和未受损的;如果不同,那么数据在传输或存储过程中可能发生了错误。简单通俗的介绍:假设你有一本书,你想检查这本书是否完整,没有丢失任何页面
CodingCos
·
2024-02-08 23:02
芯片设计
RTL
数字逻辑设计扫盲
FPGA
CRC-8
verilog
CRC-8
【芯片设计- RTL 数字逻辑设计入门 15 -- 函数实现数据大小端转换】
文章目录函数实现数据大小端转换函数语法函数使用的规则
Verilog
andTestbench综合图VCS仿真波形函数实现数据大小端转换在数字芯片设计中,经常把实现特定功能的模块编写成函数,在需要的时候再在主模块中调用
CodingCos
·
2024-02-08 23:01
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
FPGA
大小端转换
fpga
function
【芯片设计- RTL 数字逻辑设计入门 12 --
verilog
有符号数加减法】
文章目录多功能数据处理器描述
verilog
无符号数与有符号数8'd100+8'd1558'd100+8'd1568'd100+8'd157
verilog
代码实现TestBench代码VCS仿真结果多功能数据处理器描述根据指示信号
CodingCos
·
2024-02-08 23:31
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
有符号数加减法
FPGA有符号数加减法
FPGA
_ip_pll
一pllip核简介pll即锁相环,可以对输入到
fpga
的时钟信号,进行分频,倍频,占空比的调整,从而输出期望的时钟。
哈呀_fpga
·
2024-02-08 23:24
fpga开发
tcp/ip
网络协议
图像处理
fpga
信号处理
系统架构
FPGA
_工程_基于Rom的VGA图像显示
一工程框图框图中,CLK_in,Vga_ctrl,Vga_pic模块已有,只需要对顶层模块进行修改,并将romip例化添加到Vga_pic模块的.v文件中,对Vga_pic的.v文件进行一定修改。二理论补充显示图像的方法:使用matlab将图像格式转化为,.mif数据文件,再使用.mif数据文件对Rom进行初始化。三信号Vga_pic模块修改后框图
哈呀_fpga
·
2024-02-08 23:24
fpga开发
fpga
学习
图像处理
信号处理
x系统架构
【
FPGA
开发】Modelsim和Vivado的使用
本篇文章包含的内容一、
FPGA
工程文件结构二、Modelsim的使用三、Vivado的使用3.1建立工程3.2分析RTLANALYSIS3.2.1`.xdc`约束(Constraints)文件的产生3.3
Include everything
·
2024-02-08 22:56
FPGA开发
fpga开发
【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】
文章目录三输入数的大小比较问题分析
verilog
codeTestBenchCode综合图仿真波形图三输入数的大小比较在数字芯片设计中,通常把完成特定功能且相对独立的代码编写成子模块,在需要的时候再在主模块中例化使用
CodingCos
·
2024-02-08 16:05
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
三输入数的大小比较
【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】
之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片(SoC)的上下文中,“PL”通常指的是可编程逻辑(ProgrammableLogic)部分,特别是在使用了
FPGA
CodingCos
·
2024-02-08 16:34
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
PL
and
PS
【芯片设计- RTL 数字逻辑设计入门 13 -- generate_for 和 for】
文章目录generate_for
verilog
codetestbenchcode仿真波形for循环
verilog
code仿真波形错误小结generate_for在某个module中包含了很多相似的连续赋值语句
CodingCos
·
2024-02-08 16:34
芯片设计
RTL
数字逻辑设计扫盲
generate_for
verilog
for
【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现 移位运算与乘法 1】
文章目录移位运算与乘法状态机简介System
Verilog
中的测试平台VCS波形仿真阻塞赋值和非阻塞赋值有限状态机(FSM)与无限状态机的区别本篇文章接着上篇文章【芯片设计-RTL数字逻辑设计入门11–
CodingCos
·
2024-02-08 16:02
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
【毕业设计】42基于
FPGA
的LCD1602控制器设计仿真与实现(原理图+仿真+源代码+论文)
【毕业设计】42基于
FPGA
的LCD1602控制器设计仿真与实现(原理图+仿真+源代码+论文)文章目录【毕业设计】42基于
FPGA
的LCD1602控制器设计仿真与实现(原理图+仿真+源代码+论文)资料要求任务书设计说明书摘要设计框架架构设计说明书及设计文件源码展示资料要求包含此题目毕业设计全套资料
cqtianxingkeji
·
2024-02-08 15:51
fpga开发
课程设计
Xilinx
FPGA
——在线升级
同以前单片机在线升级的做法一样,本质就是通信+Flash操作+跳转。一、通信驱动我使用的是UDP有线传输,二、Flash芯片驱动规划Flash芯片的区域,一般bootloader放在起始位置,APP放在bootloader之后的空白区域。2.1Flash擦除我使用的是扇区擦除2.2Flash编程我使用的是页编程。三、ICAP原语跳转
仲南音
·
2024-02-08 15:45
FPAG
FPGA进阶——通信
fpga开发
精彩案例详解 | Samtec联合艾睿开发新型英特尔Agilex™ 5 E系列 SoC 开发套件
随着"智能边缘"性能的提升,这些计算由使用多核CPU、
FPGA
、SoC等的嵌入式设备实现。智能边缘和嵌入式计算应用结合了更快的速度和更低的功率密度。
SamtecChina2023
·
2024-02-08 13:26
fpga开发
使用Verdi或DVE分析波形的一些小技巧
文章目录查看DeltaCycle的方法
Verilog
和SV的仿真调度机制使用Verdi查看DeltaCycle的方法使用DVE查看DeltaCycle的方法Verdi的一些其他小技巧总线拆分事件统计逻辑运算修改参数显示进制查看
小破同学
·
2024-02-08 07:12
IC验证技术
芯片
测试工具
AD9361纯逻辑控制从0到1连载7-根据射频频率计算VCO参数
AD9361从0到1连载8-fastlock之profile存器设置
verilog
实现不管是使用使用何总方法,要修改射频频率,首先需要计算出对应的VCO参数。
冰冻土卫二
·
2024-02-08 07:11
AD9361纯逻辑控制
AD9361
AD9363
SDR
软件无线电
AD9361纯逻辑控制从0到1连载3-初始化模块
初始化代码的工作,就是将上个章节生成
verilog
函数中的命令条条执行,碰到需要等待的地方等待,需要读某个标志位的地方就一直读,直到标志位符合要求。下面贴出初始化代码。
冰冻土卫二
·
2024-02-08 07:40
AD9361纯逻辑控制
AD9361
AD9363
SDR
软件无线电
AD9361纯逻辑控制从0到1连载4-AD9361数据接口
参考文件《AD9361InterfaceSpecv2.5.pdf》AD9361和
FPGA
的数据接口如下图中红色框标识。可以配置为CMOS模式和LVDS模式。
冰冻土卫二
·
2024-02-08 07:40
AD9361纯逻辑控制
AD9361
SDR
fmcomms3
AD9361
LVDS
AD9361数据接口驱动
AD9361纯逻辑控制从0到1连载2-将脚本转化为
verilog
代码
首先查看一下,上一章我们生成的脚本文件fdd_600m://************************************************************//AD9361R2AutoGeneratedInitializationScript:Thisscriptwas//generatedusingtheAD9361CustomersoftwareVersion2.1.3
冰冻土卫二
·
2024-02-08 07:39
AD9361纯逻辑控制
AD9361
SDR
AD9361脚本转换
AD9361初始化配置
AD9361
python
AD9361纯逻辑控制从0到1连载1-生成初始化脚本
好在ADI官方提供了界面化的软件,可以根据图形化的配置,生成初始化的脚本,我们要做的就是将这个脚本转换为对应的
verilog
语言。
冰冻土卫二
·
2024-02-08 07:09
AD9361纯逻辑控制
AD9361
SDR
AD9361配置软件
AD9361配置详细说明
AD9361初始化配置
【芯片设计- RTL 数字逻辑设计入门 11 -- 移位运算与乘法】
请阅读【嵌入式开发学习必备专栏】文章目录移位运算与乘法
Verilog
Code
verilog
拼接运算符({})TestbenchCodeVCS波形仿真问题小结移位运算与乘法已知d为一个8位数,请在每个时钟周期分别输出该数乘
CodingCos
·
2024-02-08 07:38
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
移位运算与乘法
FPGA
05 06
Verilog
基础语法与应用讲解
05.1.位操作计数器实验升级,设计8个LED灯以每个0.5s的速率循环闪烁(跑马灯)1.1方法1:使用移位操作符<<来控制led灯的循环亮灭设计代码
Verilog
中,判断操作的时候不加位宽限定是可以的
Dale_e
·
2024-02-08 07:36
verilog学习
fpga开发
笔记
学习
经验分享
FPGA
_简单工程_数码管静态显示
一理论数码管是一种半导体发光器件,基本单位是发光二极管。以六位八段数码管为例,每段需要一个端口信号,6+8=14位。74HC595芯片:8位串行输入,并行输出的位移缓存器,其内部具有8位移位寄存器和一个存储器,具有三态输出的功能。二电路开发板:使用开发板上6位8段数码管,74HC595芯片。驱动6位8段数码管00000000->FFFFFFFF,循环显示,间隔0.5s。三信号框图(层次化设计思想)
哈呀_fpga
·
2024-02-08 07:05
fpga开发
fpga
学习
图像处理
信号处理
系统架构
FPGA
-VGA显示
一、VGA简介VGA(VideoGraphicsArray)视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA标准输出数据的专用接口。VGA接口共有15针,分成3排,每排5个孔,显卡上应用最为广泛的接口类型,绝大多数显卡都带有此种接口。它传输红、绿、蓝模拟信号以及同步信号(水平和垂直信号)。VGA显示原理:VGA通过引脚的模拟电压(0V-0.714V)
weixin_47300459
·
2024-02-08 06:32
fpga开发
图像处理
硬件工程
ZYNQ——
FPGA
工程之VGA彩条显示
参考:https://blog.csdn.net/Taneeyo/article/details/115180568?spm=1001.2014.3001.5501https://www.bilibili.com/video/BV17U4y157gp?spm_id_from=333.999.0.0本文的工程下载链接:https://download.csdn.net/download/weixin
不缺席的阳光
·
2024-02-08 06:32
fpga
FPGA
—VGA 显示器显示彩条(附代码)
目录1.理论2.实操2.1顶层设计2.1.1模块框图2.1.2代码编写2.1.3仿真验证2.2时钟生成模块2.3VGA时序控制模块2.3.1模块框图2.3.2波形图绘制2.3.3代码编写2.3.4仿真验证2.4图像数据生成模块2.4.1模块框图2.4.2波形图绘制2.4.3代码编写3.总结1.理论VGA简介图像显示设备在日常生活中随处可见,例如家庭电视机、计算机显示屏幕等,这些设备能够显示数据图像
咖啡0糖
·
2024-02-08 06:00
FPGA_Xilinx
Spartan6野火实验
fpga开发
FPGA
的VGA显示基础实验
文章目录VGA介绍基本定义管脚定义VGA显示原理VGA通信协议VGA时序解析VGA显示字符实验准备建造工程运行结果VGA显示彩色条纹工程结果展示VGA显示彩色图片准备工程ROMIP核PLLIP核调用
Verilog
小艺的小依
·
2024-02-08 06:29
fpga开发
FPGA
学习记录:第28章 VGA显示器驱动设计与验证
硬件平台:CycloneIVEEP4CE10F17C8开发平台:QuartusII64-BitVersion13.0.1Build23206/12/2013SP1SJFullVersion开发板:野火征途pro实验项目:vga_colorbar实验模块:vga_ctrl学习心得:1.简单驱动设计的流程与方法2.各驱动模块之前的时序匹配。3.模块之间有闭环,牵一发而动全身,所以在分别设计各个模块时要
阿坤不咕
·
2024-02-08 06:59
FPGA
fpga开发
驱动开发
FPGA
_ip_Rom
一理论Rom存储类ip核,Rom是只读存储器的简称,是一种只能读出事先存储数据的固态半导体存储器。特性:一旦储存资料,就无法再将之改变或者删除,且资料不会因为电源关闭而消失。单端口Rom:双端口rom:二Romip核配置先进行初始化操作,.hex或者.mif格式。之后再调用,仿真。
哈呀_fpga
·
2024-02-08 06:28
fpga开发
图像处理
信号处理
tcp/ip
网络协议
网络
系统架构
FPGA
_工程_按键控制的基于Rom数码管显示
一信号框图:其中key_filterseg_595_dynamic均为已有模块,直接例化即可使用,rom_8*256模块,调用romip实现。Rom_ctrl模块需要重新编写。波形图:二代码modulekey_fliter#(parameterCNT_MAX=24'd9_999_999(inputwiresys_clk,inputwiresys_rst_n,inputwirekey1,inputw
哈呀_fpga
·
2024-02-08 06:28
fpga开发
fpga
图像处理
学习
信号处理
系统架构
FPGA
_vga显示
一VGA1.1VGAVGA是视频图像阵列,是一种使用模拟信号进行视频传输的标准协议。1.2VGA接引脚定义VGA分公母两种,RGB显示标准。1.3VGA显示器VGA显示器采用图像扫描的方式进行图像显示,将构成图像的像素点,在行同步信号与场同步信号的同步下,按照从上到下,从左到右的顺序扫描到显示屏上。二VGA时序标准三VGA显示模式
哈呀_fpga
·
2024-02-08 06:28
fpga开发
tcp/ip
网络协议
学习
图像处理
系统架构
FPGA
_时序逻辑_寄存器
二电路开发板:使用
fpga
开发板上key按键与led灯。原理图:key按键按下输出低电平。led灯低电平控制下处于点亮状态。
哈呀_fpga
·
2024-02-08 06:57
fpga开发
fpga
学习
图像处理
信号处理
系统架构
FPGA
_计数与点灯_计数器
二电路开发板:使用
fpga
开发板上led灯。计数控制led灯在1秒内亮灭,如此反复。原理图:led灯低电平控制下处于点亮状态。
哈呀_fpga
·
2024-02-08 06:57
fpga
fpga开发
学习
图像处理
fpga
信号处理
系统架构
FPGA
_计数与点灯_奇分频
一理论分频器,分为偶数分频,奇数分频,和计数器非常类似。分频器就是把输入信号频率变成倍数低于输入频率的输出信号。二电路开发板:输出信号输出至开发板拓展io口,使用示波器显示波形,检测信号频率。三信号框图:波形图:四代码moduledivider_six(inputwiresys_clk,inputwiresys_rst_n,outputwireclk_out);reg[2:0]cnt;//定义中间
哈呀_fpga
·
2024-02-08 06:57
fpga
fpga开发
fpga
图像处理
学习
信号处理
系统架构
FPGA
_简单工程_流水灯
二开发板:使用
fpga
开发板上led灯。在一定的时间间隔内依次亮起。原理图:led灯低电平控制下处于点亮状态。
哈呀_fpga
·
2024-02-08 06:57
fpga
fpga开发
fpga
学习
图像处理
信号处理
系统架构
FPGA
_组合逻辑_全加器(层次化设计思想)
功能模块1功能模块1功能模块1二电路开发板:使用
fpga
开发板上key按键与led灯。使用2个按键表示2个输入数据位,1个按键表示进位信号,2个led分别表述
哈呀_fpga
·
2024-02-08 06:27
fpga开发
fpga
学习
图像处理
信号处理
系统架构
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他