E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA;Verilog
FPGA
_简单工程_VGA显示驱动器
一理论使用640*480@60显示模式,将数字信号转换位模拟信号,经由VGA进行显示。使用3GM723,3路高清视频编码芯片。3GM7123编码芯片:该芯片的主要功能是将RGB888的颜色数据转换成模拟的电压信号,然后进入到VGA接口的3个RGB接口。例如RGB888的数据,最后颜色数据就是24位,共有2*24中颜色,当然这种芯片也适用于RGB565,RGB555,RGB444等图像数据类型。二电
哈呀_fpga
·
2024-02-08 06:55
fpga开发
tcp/ip
网络协议
图像处理
fpga
系统架构
FPGA
时钟资源与设计方法——Xilinx(Vivado)
目录1
FPGA
时钟资源2时钟设计方案1
FPGA
时钟资源1.时钟资源包括:时钟布线、时钟缓冲器(BUFG\BUFR\BUFIO)、时钟管理器(MMCM/PLL)。
CWNULT
·
2024-02-08 03:53
fpga开发
2.1
Verilog
基础语法
格式
Verilog
是区分大小写的。格式自由,可以在一行内编写,也可跨多行编写。每个语句必须以分号为结束符。空白符(换行、制表、空格)都没有实际的意义,在编译阶段可忽略。例如下面两中编程方式都是等效的。
二当家的素材网
·
2024-02-08 03:19
Verilog
教程
fpga开发
linuxptp的接口函数列举
这个系统框图是基于Linux操作系统的,纯
FPGA
的1588实现就不介绍了。硬件层:硬件层
就是个linux工程师
·
2024-02-08 02:53
IEEE
1588
嵌入式开发
linux
网络
1.2
Verilog
简介及发展历史
Verilog
具有很强的电路描述与建模能力,能从多个层次对数字系统进行描述和建模。因此,在简化硬件设计任务、提高设计效率与可靠性、语言易读性、层次化和结构化设计等方面展现了强大的生命力与潜力。
二当家的素材网
·
2024-02-08 02:10
Verilog
教程
fpga开发
1.1
Verilog
教程
Verilog
HDL(简称
Verilog
)是一种硬件描述语言,用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。
二当家的素材网
·
2024-02-08 02:09
Verilog
教程
fpga开发
Verilog
Verilog
刷题笔记22
题目:Buildapriorityencoderfor8-bitinputs.Givenan8-bitvector,theoutputshouldreportthefirst(leastsignificant)bitinthevectorthatis1.Reportzeroiftheinputvectorhasnobitsthatarehigh.Forexample,theinput8’b1001
十六追梦记
·
2024-02-08 00:22
笔记
Verilog
刷题笔记23
题目:Supposeyou’rebuildingacircuittoprocessscancodesfromaPS/2keyboardforagame.Giventhelasttwobytesofscancodesreceived,youneedtoindicatewhetheroneofthearrowkeysonthekeyboardhavebeenpressed.Thisinvolvesaf
十六追梦记
·
2024-02-08 00:50
笔记
fpga
verilog
需要注意的一些代码规范以及易错点
fpga
里面乘法符号*一个周期是算不出来的,所以例如data*3可用data+data+data代替,加法可在一个周期内算完,才会保证不出错误
一枚清澈愚蠢的研究生
·
2024-02-07 22:30
fpga
fpga开发
FPGA
学习笔记
组合逻辑定义wire时序逻辑定义reg有个信号特例也用reg没听清是什么if判断,如果if后面只有一条语句,可以不加beginend,如果有多条语句,要加beginend如果是在always里面赋值,那么需要写reg如果是在assign里面赋值,,就可以不写reg例如outoutreg[3:0]led;在always里面赋值变量的赋值都是在时钟上升沿进行的,复位一般是高电平,所以在下降沿复位,复位
一枚清澈愚蠢的研究生
·
2024-02-07 22:28
fpga开发
学习
X310 和 子板,中心频率
X310XilinxKintex-7XC7K410T
FPGA
14bit200MS/sADC16bit800MS/sDACFrequencyrange:DC-6GHzwithsuitabledaughterboardUp160MHzbandwidthperchannelTwowide-bandwidthRFdaughterboardslotsOptionalGPSDOMultiplehigh-spe
东枫科技
·
2024-02-07 13:05
USRP
指南
fpga开发
FPGA
SDR
USRP
高级
FPGA
开发之基础协议PCIe(二)
高级
FPGA
开发之基础协议之PCIe(二)一、TLP报文类型在PCIe总线中,存储器读写、I/O读写和配置读写请求TLP主要由以下几类报文组成:1.1存储器读请求TLP和读完成TLP当PCIe主设备(RC
北京不北
·
2024-02-07 11:30
FPGA高级开发
fpga开发
PCIe
TLP
【SpinalHDL】3.奇淫技巧
anonymSignalPrefix”字符串中的内容达到你想要的前缀,Scala中代码如下:objectTopextendsApp{SpinalConfig(anonymSignalPrefix="tmp").generate
Verilog
sinply6
·
2024-02-07 10:38
fpga开发
fpga
verilog
scala
LabVIEW
FPGA
PCIe开发讲解-7.7节:上位机PC端Memory应用程序开发(LabVIEW/C调用DLL文件,神电提供lvlib库)
当
FPGA
硬件被系统识别成功后,我们就可以编写一个上位机PC端的应用程序来与之通信,比如用来监控下位机
FPGA
前面板上的控件值或者下发控制指令给
FPGA
了。
神电测控
·
2024-02-07 08:15
labview
fpga
pci-e
编程语言
嵌入式
HDL Designer 2021.1 如何将默认编辑器修改为VsCode
第1步安装Vscode第2步添加Vscode至HDLDesigner第3步更改HDLDesigner编译器第4步修改结束,在HDLDesigner中双击block可使用Vscode编辑
verilog
是ZZJin
·
2024-02-07 08:14
编辑器
vscode
ide
第12章:实践版OpenMIPS处理器设计与实现
12.1实践版OpenMIPS处理器的设计目标但在实际应用中,程序的体积可能非常大,指令存储器不能集成在
FPGA
内部了,一般使用
FPGA
芯片外部的Flash作为指令存储器,同理,一般使用
FPGA
芯片外部的
tanfuz
·
2024-02-07 07:26
自己动手写CPU阅读笔记
JTAG 标准IEEE STD 1149.1-2013学习笔记(一·)Test logic architecture、Instruction register以及Test data registers
我是雪天鱼,一名
FPGA
爱好者,研究方向是
FPGA
架构探索和SOC设计。关注公众号【集成电路设计教程】,拉你进“IC设计交流群”。
雪天鱼
·
2024-02-07 07:55
1.3
Verilog
环境搭建详解教程
学习
Verilog
做仿真时,可选择不同仿真环境。
二当家的素材网
·
2024-02-07 05:43
Verilog
教程
fpga开发
Verilog
【INTEL(ALTERA)】为什么在编译 HDMI 英特尔®
FPGA
IP设计示例 VHDL 变体时看到错误 (13879)?
说明由于英特尔®Quartus®PrimeProEdition软件版本23.2存在一个问题,您在编译HDMI英特尔®
FPGA
IP设计示例的VHDL变体时可能会看到以下错误:错误(13879):VHDL绑定指示
神仙约架
·
2024-02-07 04:25
INTEL(ALTERA)
FPGA
fpga开发
13879
HDMI
【INTEL(ALTERA)】错误 (22595): 英特尔 Quartus不支持“BDF”类型的实体“entity_path/entity_name”
任何现有的BDF设计文件都必须转换为
Verilog
HDL或VHDL。
神仙约架
·
2024-02-07 04:55
INTEL(ALTERA)
FPGA
BDF
Quartus
fpga开发
Verilog
刷题笔记18
题目:Anifstatementusuallycreatesa2-to-1multiplexer,selectingoneinputiftheconditionistrue,andtheotherinputiftheconditionisfalse.解题:moduletop_module(inputa,inputb,inputsel_b1,inputsel_b2,outputwireout_ass
十六追梦记
·
2024-02-07 03:17
笔记
Verilog
刷题笔记19
题目:Acommonsourceoferrors:HowtoavoidmakinglatchesWhendesigningcircuits,youmustthinkfirstintermsofcircuits:IwantthislogicgateIwantacombinationalbloboflogicthathastheseinputsandproducestheseoutputsIwanta
十六追梦记
·
2024-02-07 03:17
笔记
Verilog
刷题笔记21
题目:Apriorityencoderisacombinationalcircuitthat,whengivenaninputbitvector,outputsthepositionofthefirst1bitinthevector.Forexample,a8-bitpriorityencodergiventheinput8’b10010000wouldoutput3’d4,becausebit[
十六追梦记
·
2024-02-07 03:17
笔记
Verilog
刷题笔记20
题目:Casestatementsin
Verilog
arenearlyequivalenttoasequenceofif-elseif-elsethatcomparesoneexpressiontoalistofothers.ItssyntaxandfunctionalitydiffersfromtheswitchstatementinC
十六追梦记
·
2024-02-07 03:46
笔记
Vivado FIR IP核的使用
⭐️作者简介:小瑞同学,主要学习
FPGA
、信号处理、通信等。个人主页:小瑞同学的博客主页个人信条:越努力,越幸运!
hi小瑞同学
·
2024-02-06 20:09
#
Vivado
IP核配置
fpga开发
信号处理
matlab
信息与通信
vivado中IP核调用方法简介
、常用IP核调用方法案例2.1FIFOIP核2.2UARTIP核2.3DDR3IP核2.4PLLIP核2.5AXIGPIOIP核三、总结Vivado是Xilinx公司推出的一款集成化设计环境,可以用于
FPGA
Simuworld
·
2024-02-06 20:37
#
FPGA
fpga开发
vivado
IP核调用
Vivado Digilent IP核
最近在做
FPGA
的视频处理,学习中看见大佬使用现成的IP核会方便很多,其中就包括DynamicclockgeneratorIP核,根据视频分辨率不同产生动态时钟脉冲的IP核,可以说是相当的方便了,Dynamic
艾利芬特
·
2024-02-06 20:37
fpga开发
阿里云异构计算类云服务器介绍(GPU云服务器、
FPGA
云服务器等)
阿里云异构计算云服务器产品可为用户提供了软件与硬件结合的完整服务体系,助力您在人工智能业务中实现资源的灵活分配、弹性扩展、算力的提升以及成本的控制。异构计算类云产品包括GPU云服务器、神龙AI加速引擎AIACC、AI分布式训练通信优化库AIACC-ACSpeed、AI训练计算优化编译器AIACC-AGSpeed、集群极速部署工具FastGPU、GPU容器共享技术cGPU、弹性加速计算实例EAIS和
阿里云最新优惠和活动汇总
·
2024-02-06 20:28
2018-04-15
FPGA
Kernel Log
AMDprintf我们在kernel中增加了#pragmaOPENCLEXTENSIONcl_amd_printf:enable,以便在kernel中通过printf函数进行debug,这是AMD的一个扩展。printf还可以直接打印出float4这样的向量,比如printf(“%v4f”,vec)。#pragmaOPENCLEXTENSIONcl_amd_printf:enable__kerne
七点水Plus
·
2024-02-06 18:14
FPGA
快速入门路径
适合新手的
FPGA
入门路径总体路径规划基础学习-
verilog
语言
verilog
语言学习,推荐
verilog
数字系统设计一书,讲解比较详实和全面。
zuoph
·
2024-02-06 18:14
FPGA+人工智能
电子技术
fpga开发
硬件工程
FPGA
-学习路径(更新中)
目前我还在入门
FPGA
,我想写下我的学习路径,仅供参考,希望帮到更多的人,也希望大家多多指教。
班花i
·
2024-02-06 18:14
FPGA
fpga
FPGA
学习笔记
FPGA
和ASIC
FPGA
(FieldProgrammableGateArray)现场可编程逻辑门阵列,ASIC(ApplicationSpecificIntegratedCircuit)即专用集成电路
橙橙养乐多
·
2024-02-06 18:11
fpga开发
学习
数字电路实验二:
FPGA
实验箱内置单脉冲测试、数码管基础测试、74LS197产生8421码循环测试信号、实现8421码->格雷码译码器、3-8译码器、设计改进实现48译码器a段显示译码电路
数字电路实验报告二实验环境与仪器实验环境实验时间:2022.11.10地点:教学大楼A412气温:22℃实验仪器示波器/逻辑分析仪MSO5354
FPGA
实验箱元器件目录第一组数字电路实验报告二参与者一、
thinkerhui
·
2024-02-06 16:12
硬件工程
数字电路实验1:4联装7段数码管管脚功能、传统实验箱非门延迟、
fpga
各种虚拟门特性及边沿检测器
软件工程学院目录第一组数字电路实验报告一一、实验室环境与仪器1.实验环境2.实验仪器二、实验内容(1)测量4联装7段数码管管脚功能(2)测量74LS00与非门管脚功能与门延迟(使用传统实验箱)(3)74LS197产生测试信号(使用
FPGA
thinkerhui
·
2024-02-06 16:41
硬件工程
nc
verilog
仿真的基础脚本
NCSimNC-SIM为Cadence公司之VHDL与
Verilog
混合模拟的模拟器(simulator),可以帮助IC设计者验证及模拟其所用VHDL与
Verilog
混合计设的IC功能.NC-
Verilog
罐头说
·
2024-02-06 14:07
在
verilog
中保留chisel中的注释
Howtodeciphercommentsingenerated
Verilog
fromchisel?
斐非韭
·
2024-02-06 13:49
chisel
fpga开发
带有同步清0、同步置1的D触发器模块描述及其Testbench测试
1、
Verilog
描述具有有异步清0、异步置1的D触发器//同步复位、置位D触发器模块描述moduleD_synctrigger(clk,rst,set,D,Q);inputclk,rst,set,D;
shuidetiankong
·
2024-02-06 11:44
FPGA学习
D触发器
同步复位置位D触发器
Verilog
【芯片设计- RTL 数字逻辑设计入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】
文章目录带同步复位的D触发器
Verilog
代码testbench代码编译及仿真问题小结带同步复位的D触发器同步复位:复位只能发生在在clk信号的上升沿,若clk信号出现问题,则无法进行复位。
CodingCos
·
2024-02-06 11:12
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
system
verilog
宏定义 `define
define宏的介绍1.1特殊符号`"1.2特殊符号\`\`"1.3特殊符号``2带参数的宏`define2.1带参数宏的使用方法及其存在的问题2.2解决宏定义变量传参的方法总结前言本文主要记录一下system
verilog
hh199203
·
2024-02-06 09:53
systemverilog
systemverilog
宏定义
参数传递
如何理解派生类的构造函数
一、派生类的构造函数当派生类中没有构造函数时,VCS会自动插入一个构造函数new,并执行其父类中的构造函数super.new();当派生类中有构造函数时,system
verilog
期
hh199203
·
2024-02-06 09:53
systemverilog
构造函数
new
System
Verilog
约束随机(二)
文章目录前言一、System
Verilog
约束随机1.1集合操作setmembership1.2权重约束weightedconstraints1.3队列约束arrayconstranint1.4条件约束
hh199203
·
2024-02-06 09:21
systemverilog
systemverilog
随机约束
vivado在线调试、在线抓波形方法
7、点击program下载到
FPGA
,双
千寻xun
·
2024-02-06 08:18
FPGA
fpga开发
【基于
FPGA
的可调数字钟设计】
基于
FPGA
的可调数字钟设计前言一、设计要求二、实现过程1.总体设计思想2.设计模块分析三、系统调试结语前言近年来由于美国对我国芯片行业的封锁,我国芯片行业迎来了一波发展的浪潮,
FPGA
这款小众而又实用的芯片也被划在制裁名单中
青柠味汽水
·
2024-02-06 08:48
fpga开发
VIVADO烧录之FLASH W25Q128JVSIQ
平台:vivado2017.4
FPGA
芯片:XC7K325T-2FFG676Flash芯片:w25q128jvsiq简言在使用vivado开发工具进行固化程序时需要注意在vivado自带的flash器件库中
逾越TAO
·
2024-02-06 08:48
FPGA
FLASH
fpga开发
Xilinx 黑金ZYNQ开发板AX7020,利用VIVADO进行
FPGA
程序烧录
参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。(1)创建工程,步骤与SDK实验篇中的步骤一致;配置PS端时应该可以只选需要的加载方式,如QSPI或者SD,我目前是两种都勾选了,但是只用了QSPI方式。第一章,1.2.(1)-1.2.(11)00:00(2)通过“RunBlockAutomation”完成端口导出,连接FCLK_CLK0到M_AXI_GP0_ACLK,然后保存,创建
weixin_48793386
·
2024-02-06 08:18
FPGA
ZYNQ
fpga开发
FPGA
学习记录-Vivado工程创建、仿真、编译
目录前言工程创建工程仿真引脚配置编译前言本系列文章作为对特权同学《深入浅出玩转
FPGA
》课程学习的记录,对课程内容进行总结,比记录遇到的问题与解决办法,以此见证个人
FPGA
学习历程。
zoeybbb
·
2024-02-06 08:17
Vivado
FPGA
Xilinx
fpga开发
学习
基于
FPGA
的多功能数字时钟设计报告
作品基于intelCycloneIVEEP4CE10F17C8
FPGA
板卡,主要开发环境为QuartusⅡ,编程并实现了多功能温湿度电子钟。
马泽骞
·
2024-02-06 08:47
FPGA设计案列
fpga开发
vivado在远程服务器上完成本地设备的程序烧写和调试(vivado远程调试)
vivado远程调试目录1概述2本地设置3远程服务器设置1概述本文用于描述
FPGA
开发过程中,使用远程服务器时,直接在远程服务器连接到本地设备进行程序的烧写和调试的过程。
风中月隐
·
2024-02-06 08:47
FPGA
FPGA
VIVADO
烧写与调试
远程调试
服务器
基于QuartusII的
verilog
数字时钟设计
基于QuautusII的
Verilog
数字时钟设计(1)基本功能①显示年、月、日、星期、时、分,秒,是否为闰年(只有校对生效情况时间可以不连续);②定时与闹铃:到设定的时间(选择周一至周末或具体日期)进行报警
小白努力中@
·
2024-02-06 08:46
爱好
quartus
verilog
数字时钟
正常显示及调教时间
【
Verilog
HDL设计】基于
FPGA
的HDMI协议实现v0.1
1协议简介HDMI协议常见用的有v1.4v2.0v2.1等版本,后两个版本基于v1.4版本发展而来,要想深入学习HDMI协议,从v1.4版本开始更容易上手。关于HDMIv1.4的协议内容,网上已经有很多前辈作了详细介绍,例如博主“芒果木有籽”的这篇“HDMI1.4协议详解”就讲解的很细致。但毕竟在一篇或者几篇博文中想要把一个协议没有遗漏的展现出来是非常困难的。更详细的协议内容协议详见《High-D
蚂蚁cd
·
2024-02-06 08:16
fpga开发
上一页
2
3
4
5
6
7
8
9
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他