E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA;Verilog
FPGA
项目(15)——基于
FPGA
的DDS信号发生器
1.相关概念DDS(DirectDigitalSynthesis,直接数字合成)是一种通过数字技术生成精确频率和相位可调的信号的方法。它基于数字时钟和数值控制的方式,通过累加器、相位累积器和查表器等组件,以数字方式实现信号的频率和相位变化。DDS信号发生器的基本原理是:根据设定的频率和相位步进值,通过不断累加累加器的内容并将其作为查表器的地址,查表器返回相应的幅值数据,然后将此数据通过数字模数转换
嵌入式小李
·
2024-02-04 14:04
FPGA项目
fpga开发
DDS信号发生器
verilog
高级
FPGA
开发之基础协议PCIe
基础协议之PCIe部分一、TLP包的包头在PCIe的系统中,tlp包的包头的结构有许多部分是相似的,通过掌握这些常规的包头,能帮助理解在PCIe总线上各个设备之间如何进行数据的收发。通用的字段通用字段作用Fmt决定了包头是3DW还是3DW,tlp包是否包含数据type决定tlp包的类型,比如Mrd、Mwr、Cfg、Msg、Cpl、CpldTCtrafficclass,用于决定tlp包处理的优先级,
北京不北
·
2024-02-04 14:34
FPGA高级开发
fpga开发
PCI
【
FPGA
原型验证】
FPGA
技术:芯片和工具
FPGA
技术:芯片和工具3.1.当今的
FPGA
器件技术3.1.1.Virtex®-6系列:最新
FPGA
的范例3.1.2.
FPGA
逻辑块3.1.3.
FPGA
存储器:LUT存储器和块存储器3.1.4.
FPGA
DSP
Hcoco_me
·
2024-02-04 12:53
数字IC
fpga开发
Soc
原型验证
【Soc级系统防御】基于IP的SoC设计中的安全问题
文章目录Perface硬件知识产权(IP)基于IP的SoC设计中的安全问题硬件木马攻击攻击模式知识产权盗版和过度生产攻击模式逆向工程集成电路逆向工程示例
Fpga
的安全问题
FPGA
预演基于
FPGA
的系统的生命周期实体生命周期对
Hcoco_me
·
2024-02-04 12:18
数字IC
安全
GPU
硬件架构
加密
Soc
LabVIEW电能质量监测系统
采用LabVIEW软件开发了一套高效的电能质量监测系统,该系统主要针对潜油电泵这一特定应用场景,通过现场可编程门阵列(
FPGA
)技术实现电压、电流等参数的实时数据采集,并对数据进行深入分析,最终
LabVIEW开发
·
2024-02-04 11:09
LabVIEW开发案例
labview
LabVIEW开发
LabVIEW编程
LabVIEW
FPGA
图像处理(一)腐蚀和膨胀算法之基本概念
一、腐蚀算法腐蚀缩小或者细化了二值化图像中的物体腐蚀可以看成形态学滤波操作,这种操作将小于结构元的图像细节从图像中滤除二·、膨胀算法三、开操作和闭操作开操作:先腐蚀、后膨胀平滑物体的轮廓,断开较窄的狭颈,并消除细小的突出物闭操作:先膨胀,后腐蚀平滑物体的轮廓。弥合较窄的间断和细长的沟壑,消除小的孔洞,填补轮廓线中的断裂。
悲喜自渡721
·
2024-02-04 07:50
图像处理
fpga开发
【INTEL(内部错误:子系统:CCLK,文件:/quartus/periph/cclk/cclk_gen7_utilities.cpp, 未在只读原子pr_part上设置全局标志(iterm 错误)
说明由于英特尔®Quartus®Prime专业版软件23.2中存在一个问题,在PR角色实现修订期间,在针对IntelAgilex®7F/I系列
FPGA
设备进行编译期间,您在部分重配置(PR)区域中对M20K
神仙约架
·
2024-02-03 22:52
INTEL(ALTERA)
FPGA
quartus
pr_part
fpga开发
【
FPGA
】高云
FPGA
之IP核的使用->PLL锁相环
FPGA
开发流程1、设计定义2、设计输入3、分析和综合4、功能仿真5、布局布线6、时序仿真7、IO分配以及配置文件(bit流文件)的生成8、配置(烧录)
FPGA
9、在线调试1、设计定义使用高云内置IP核实现多路不同时钟输出输入时钟
凉开水白菜
·
2024-02-03 22:51
FPGA
fpga开发
PLL
IP核
【INTEL(ALTERA)】为什么在 HPS 引导优先模式下使用 hps_auto SOF 文件时 HPS 配置会失败?
解决方法建议不再使用hps_autoSOF文件,请遵循最新的SoC
FPGA
引导使用指南,使用生成的hps.rbf文件通过JTAG配置HPS。
神仙约架
·
2024-02-03 22:15
INTEL(ALTERA)
FPGA
fpga开发
HPS
引导
SOF
silvaco smartspice自学心得之一
我下载silvaco学习的原因有三点:建模过程中用到了
verilog
a文件,需要编译和学习语法ADS中加载va文件跑匹配是可以做到的,ICCAP中也很方便就能引用来建模,但是并不能实时编译
verilog
a
yesoili
·
2024-02-03 22:59
slivaco学习
TCAD
建模
veriloga
器件建模学习5-
verilog
a文件分析
个人微信wyl2333,已经建立器件建模群,请同行备注。模型来源安捷伦提供的angolov_gan.va模型,请支持正版。1.加载库文件,常数库和数学库2.定义全局变量和函数关系3.定义模型端口,如果要定义三端口,则注释掉上面部分。此时开始定义整个模型,模型以endmodule结束4.定义器件参数并注明参数类型,参数初始值,参数运行范围(作为对外提供模型的接口)一般在//后注明各类参数在模型中起的
yesoili
·
2024-02-03 22:59
器件建模
重温
FPGA
设计之bcd加法器
verilog
实现
1.题目2.源码//*********************************************************************************//ProjectName:BCD_adder//Email:
[email protected]
//Website:https://home.cnblogs.com/u/hqz68///CreateTime:2019/
芯王国
·
2024-02-03 13:23
重温FPGA
bcd加法器
verilog代码
FPGA
——
verilog
实现加法器(详细)
1、半加器首先我们看看半加器的真值表abcoso000101011110由真值表我们可以得到RTL图
verilog
代码:modulehalf_add(a,b,so,co);//半加器inputa,b;/
逃亡的诗
·
2024-02-03 13:22
FPGA
verilog
【
FPGA
&
Verilog
&Modelsim】 8bitBCD码60计数器
可私信获取整个项目文件8bit即有8位二进制BCD码,全称Binary-CodedDecimal,简称BCD码或者二-十进制代码利用四位二进制(0000-1111)16个中选择10个作为十进制0-9;常见的BCD码是8421码本项目使用两组BCD码(每组4bit,共8bit,故称为8bitBCD)(高位0-5,低位0-9)组成0-59计数器闲话不多,上代码计数值qout达到60时,cout进位输出
去追远风
·
2024-02-03 13:51
FPGA学习记录
fpga开发
【
Verilog
设计】
Verilog
加法器设计
以下介绍几种常见的加法器设计,提供
Verilog
设计并分析其优缺点。行波进位加法器这中加法器设计由多个1位全加器级联构成,依次从低位向高位传递,并输出最终的结果。
Linest-5
·
2024-02-03 13:51
Verilog
fpga开发
Verilog
硬件描述语言
数字IC
加法器
verilog
实现常用加法器
半加器半加器是最简单的加法器。它不考虑进位输入。其中A和B是两个加数,S是和,C_o是进位输出。assignS=A^B;assignC_out=A&B;2.全加器全加器是多bit加法器的基础。C_i是进位输入。S=A⊕B⊕Ci;Co=AB+Ci(A⊕B);modulefull_adder(inputA,inputB,inputC_i,outputS,outputC_o);assignS=A^B^C
无牙大白鲨
·
2024-02-03 13:50
Verilog
FPGA
fpga开发
Verilog
加法器
【
FPGA
&
Verilog
】各种加法器
Verilog
1bit半加器adder设计实例moduleadder(cout,sum,a,b);outputcout;outputsum;inputa,b;wirecout,sum;assign{cout,sum}=a+b;endmodule解释说明(1)assign{cout,sum}=a+b是连续性赋值对于线网wire进行赋值,必须以assign或者deassign开始assign[delay]wire_
去追远风
·
2024-02-03 13:18
FPGA学习记录
fpga开发
TCP/IP LWIP
FPGA
笔记
参考资料:正点原子LwIP之网络接口netif(ethernetif.c、netif.c)-CSDN博客IPv4/IPv6、DHCP、网关、路由_ipv6有网关的概念吗-CSDN博客TCP/IPTCP/IP协议中文名为传输控制协议/因特网互联协议,又名网络通讯协议,是Internet最基本的协议、Internet国际互联网络的基础,由网络层的IP协议和传输层的TCP协议组成。TCP/IP定义了电子
NoNoUnknow
·
2024-02-03 12:39
tcp/ip
网络
服务器
fpga开发
飞腾FT-2000/4处理器+复旦微
FPGA
+国产操作系统解决方案
XM-1203-
FPGA
飞腾定制主板自主可控,国产CPU、BIOS和国产Linux操作系统性能稳定,FT-2000/4处理器功能接口多样化,可扩展性强高度集成,具有丰富的接口和电磁兼容性能.XM-1203
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:52
国产ARM+FPGA
飞腾
FPGA
翼辉
基于国产
FPGA
+ DSP+1553B总线 的大气数据测量装置的设计与实现
本文设计并实现了一种基于
FPGA
和DSP的大气数据测量装置。测量装置包含五个压力传感器及两个温度传感器,可实时获取飞行器表面的压力信号及温度信号。
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:52
国产DSP_FPGA
国产DSP+FPGA
国产飞腾ARM+
FPGA
电力行业 DCS 联合解决方案
联合解决方案概述在火电的发展过程中,随着社会对电力资源需求越来越高,以往较为粗放式的发电已经行不通了,需要更精细化的发电,以达到资源的最大利用。而这种控制都需要靠自动化技术来实现,单纯的人工是达不到这种效果的。作为国家基础建设的重中之重,电力系统可以凭借选用国产控制系统,来提高发电效率和安全性。开发基于自主创新的基于国产飞腾CPU的分散控制系统,可以减少对国外CPU的依赖,提高核心控制设备国产自主
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:51
飞腾+FPGA
fpga开发
Vivado编译介绍
Vivado合成支持以下的可合成子集:•System
Verilog
:IEEE标准System
Verilog
统一硬件设计规范,以及验证语言(IEEEStd1800-2012)•
Verilog
:IEEE
Verilog
cckkppll
·
2024-02-03 03:25
fpga开发
vivado 在CSV文件中使用I/O端口列表
在CSV文件中使用I/O端口列表CSV文件CSV文件是
FPGA
和板设计人员用来交换信息的标准文件格式关于设备引脚和引脚。有关详细信息,请参见导入CSV文件和导出I/O引脚和封装数据。
cckkppll
·
2024-02-03 03:24
fpga开发
开发者分享|AMD Vitis™ Libraries Vision L3 Isppipeline U50/ZCU102 流程示例
一.关于AMDVitis™VisionLibraryVitisVision库是一组90多个内核,基于OpenCV计算机视觉库,针对AMD
FPGA
、AMDAIEngine™和AMDSoC进行了优化。
BinaryStarXin
·
2024-02-02 23:12
FPGA技术汇总分享
AMD
Vitis
fpga开发
硬件工程
嵌入式硬件
物联网
单片机
mcu
Linux下PCI设备驱动开发详解(七)
Linux下PCI设备驱动开发详解(七)本章及其以后的几章,我们将通过PCIExpress总线实现CPU和
FPGA
数据通信的简单框架。
北京不北
·
2024-02-02 23:52
PCI设备驱动开发详解
linux
驱动开发
c语言
fpga开发
Linux下PCI设备驱动开发详解(一)
尤其被现在的异构计算GPU/
FPGA
、软硬结合新的方向广泛运用。一、PCI设备和驱动概述应用程序位于用户空间,驱动程序位于内核空间。linux系统规定,用户空间不可以直接调用内核函数,所以必
北京不北
·
2024-02-02 23:51
PCI设备驱动开发详解
linux
驱动开发
vivado 使用SSN分析
因为配电封装
FPGA
中的网络对噪声有不同的响应,这一点很重要了解设计
cckkppll
·
2024-02-02 20:40
fpga开发
7天物联网智能家居
这里写自定义目录标题(一)Day11.学习路线2.基本概念1.什么是ARM2.ARM架构分类3.MCU和MPU4.DSP和
FPGA
总结STM32开发命名规则3嵌入式产品举例1.智能台灯2.智能手环3电视盒子
LOVE DEATH AND ROBOTS
·
2024-02-02 12:19
物联网
智能家居
fpga开发
STM32目录结构
之前一直头疼的32目录,比51复杂,又没有C规律,也不像python脚本文件关联不强,也不像工整的
FPGA
工程,编的时候到处放,爆出的错千奇百怪。短暂整理了一个,还是没有理得很轻。
chinxue2008
·
2024-02-02 12:08
stm32
嵌入式硬件
单片机
【数电实验3】
Verilog
—1位十进制可逆计数器
【2022.04西南交大数电实验】【2022.04.17更新修改了一个错误:assignCO=(upd&(Q==4'd9))|(~upd&(Q==4'd0)&~clr);~clr改为了clr:assignCO=(upd&(Q==4'd9))|(~upd&(Q==4'd0)&clr);另外,把代码修得整齐好看了一点】【代码参考博主weixin_49270464,已进行适当修改,符合实验要求。本代码及
白白与瓜
·
2024-02-02 11:28
数电实验
fpga开发
[AG32VF407]国产MCU+
FPGA
开发环境Supra及Quartus配置及led
视频讲解[AG32VF407]国产MCU+
FPGA
开发环境Supra及Quartus配置及led控制实验过程需要下载QuartusIIIntel®Quartus®IISubscriptionEditionDesignSoftwareVersion13.1forWindows
LitchiCheng
·
2024-02-02 10:14
fpga
单片机
fpga开发
嵌入式硬件
FPGA
解码MIPI视频:Xilinx Artix7-35T低端
FPGA
,基于MIPI CSI-2 RX Subsystem架构实现,提供工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案本方案在XilinxArtix7-100T上解码MIPI视频的应用本方案在XilinxKintex7上解码MIPI视频的应用本方案在XilinxZynq7000上解码MIPI视频的应用本方案在XilinxZynqUltraScale上解码MIPI视频的应用纯VHDL代码解码ov5640-MIPI视频方案3、本MIPICSI2模块性能
9527华安
·
2024-02-02 10:43
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
音视频
MIPI
图像处理
CSI
FPGA
高端项目:Xilinx Zynq7020系列
FPGA
多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持
目录1、前言版本更新说明给读者的一封信
FPGA
就业高端项目培训计划免责声明2、相关方案推荐我这里已有的
FPGA
图像缩放方案我已有的
FPGA
视频拼接叠加融合方案本方案的XilinxKintex7系列
FPGA
9527华安
·
2024-02-02 10:42
FPGA视频拼接叠加融合
FPGA图像缩放
菜鸟FPGA图像处理专题
fpga开发
音视频
图像缩放
视频拼接
zynq7020
Xilinx
FPGA
中的fast corner和slow corner是什么?
作者:张大侠,文章来源:微信公众号在
FPGA
的时序分析页面,我们经常会看到MaxatSlowProcessCorner和MinatFastProcessCorner,具体是什么含义呢?
catshit322
·
2024-02-02 03:52
FPGA
硬件
RT1052和Spartan7
fpga开发
提高FlexSPI接口与
FPGA
接口通信速度方法
前言之前的项目中使用RT1052的FlexSPIX8接口与
FPGA
通信成功,但是100MHz的SCLK时钟频率,通信速度只达到了9MB/S左右,通信效率不高。
catshit322
·
2024-02-02 03:52
fpga开发
嵌入式硬件
自学
FPGA
要注意什么?
1.学习习惯问题
FPGA
学习要多练习,多仿真,signaltapII是很好的工具,可以看到每个信号的真实值,建议初学者一定要自己多动手,光看书是没用的。同时自制力也很重要,差的人容易半途而废。
宸极FPGA_IC
·
2024-02-02 02:46
fpga开发
fpga
硬件工程
嵌入式硬件
PCD232A 3BHE022293R0101
FPGA
内部模块划分和数据...的标准操作系统框架,要求所有仪器模块带有配置信息(configurationinformation)和支持标准...ESPU
DCS17750010683
·
2024-02-02 00:19
fpga开发
自动化
机器人
模块测试
驱动开发
PFEA113-65 3BSE050092R65
PFEA113-653BSE050092R65PFEA113-653BSE050092R65PFEA113-653BSE050092R65说话人识别系统中VQ判决模块的
FPGA
实现...后,clr_tag
DCS17750010683
·
2024-02-02 00:19
fpga开发
机器人
自动化
模块测试
驱动开发
PU515A 3BSE032401R1
PU515A3BSE032401R1PU515A3BSE032401R1PU515A3BSE032401R1基于
FPGA
的视频采集与显示模块设计...。
DCS17750010683
·
2024-02-02 00:49
驱动开发
机器人
自动化
模块测试
e
FPGA
设计开源框架 FABulous 系列(二)Fabric建模语法解析
我是雪天鱼,一名
FPGA
爱好者,研究方向是
FPGA
架构探索。关注公众号【集成电路设计教程】,拉你进“IC设计交流群”。
雪天鱼
·
2024-02-01 22:34
Verilog
双边沿采样触发器 HDLBitDualedge
见此博文
FPGA
中如何实现
闲庭信步sss
·
2024-02-01 10:51
数字ic
HDLBit练习
verilog
【AG32VF407】国产MCU+
FPGA
,更新官方固件解决8Mhz内部晶振不准,
Verilog
实测7.9Mhz!
视频讲解[AG32VF407]国产MCU+
FPGA
,更新官方固件解决8Mhz内部晶振不准,
Verilog
实测7.9Mhz!
LitchiCheng
·
2024-02-01 10:51
fpga
fpga开发
单片机
嵌入式硬件
Verilog
实现上升、下降沿检测
FPGA
Verilog
实现上升、下降沿检测源文件`timescale1ns/1psmoduletop(inputclk,//时钟信号inputrst_n,//复位信号,低电平有效inputsignal//待检测信号
四臂西瓜
·
2024-02-01 10:19
FPGA
fpga开发
verilog
上升沿
下降沿
【AG32VF407】国产MCU+
FPGA
Verilog
双边沿检测输出方波
视频讲解[AG32VF407]国产MCU+
FPGA
Verilog
双边沿检测输出方波实验过程本次使用使用AG32VF407开发板中的
FPGA
,使用双clk的双边沿进行检测,同步输出方波同时可以根据输出的方波检测
LitchiCheng
·
2024-02-01 10:18
fpga
fpga开发
单片机
嵌入式硬件
Verilog
刷题[hdlbits] :Bcdadd100
题目:Bcdadd100YouareprovidedwithaBCDone-digitaddernamedbcd_faddthataddstwoBCDdigitsandcarry-in,andproducesasumandcarry-out.为您提供了一个名为bcd_fadd的BCD一位数加法器,它将两个BCD数字相加并带入,并生成一个和和并带入。modulebcd_fadd(input[3:0]
卡布达吃西瓜
·
2024-02-01 10:16
verilog
fpga开发
verilog
hdlbits
Verilog
刷题[hdlbits] :Adder100i
题目:Adder100iCreatea100-bitbinaryripple-carryadderbyinstantiating100fulladders.Theadderaddstwo100-bitnumbersandacarry-intoproducea100-bitsumandcarryout.Toencourageyoutoactuallyinstantiatefulladders,als
卡布达吃西瓜
·
2024-02-01 10:46
verilog
verilog
fpga开发
hdlbits
FPGA
高端项目:Xilinx Artix7系列
FPGA
多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持
目录1、前言版本更新说明给读者的一封信
FPGA
就业高端项目培训计划免责声明2、相关方案推荐我这里已有的
FPGA
图像缩放方案我已有的
FPGA
视频拼接叠加融合方案本方案的XilinxKintex7系列
FPGA
9527华安
·
2024-02-01 10:58
FPGA图像缩放
FPGA视频拼接叠加融合
菜鸟FPGA图像处理专题
fpga开发
音视频
图像处理
图像缩放
Xilinx
Artix7
相片修复框架-G
FPGA
N
一G
FPGA
N介绍G
FPGA
N是一个由腾讯ARC团队开发的用于人脸图像生成和优化的GAN模型。
qyhua
·
2024-02-01 10:58
人工智能
计算机视觉
「HDLBits题解」Verification: Writing Testbenches
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Tb/clock-HDLBits`timescale1ps/1psmoduletop_module
UESTC_KS
·
2024-02-01 10:25
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Build a circuit from a simulation waveform
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Sim/circuit1-HDLBitsmoduletop_module
UESTC_KS
·
2024-02-01 09:55
HDLBits
题解
fpga开发
Verilog
上一页
4
5
6
7
8
9
10
11
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他