FPGA勇往直前第33页

【INTEL（ALTERA）】Agilex7 FPGA Development Kit DK-DEV-AGI027R1BES编程/烧录/烧写/下载步骤

DK-DEV-AGI027R1BES的编程步骤：将外部USBBlasterII连接到J10-外部JTAG接头。将交换机SW5.3设置为ON（首次）。打开英特尔®Quartus®PrimeProEdition软件编程工具。单击硬件设置，然后选择USBBlasterII。将硬件频率设置为16000000Hz，并取消选中链扫描时自动调整频率框。单击关闭。单击自动检测并选择MAX10设备，单击确定。右键单

神仙约架·2023-12-16 23:33

FPGA | Verilog基础语法

这里写自定义目录标题Case语句系统任务$dumpfile|为所要创建的VCD文件指定文件名。$dumpvar|指定需要记录到VCD文件中的信号$fscanf$fread菜鸟教程连接Case语句case(case_expr)condition1:true_statement1;condition2:true_statement2;……default:default_statement;endcas

Ruoyo176·2023-12-16 23:03

【FPGA/verilog -入门学习9】verilog基于查找表的8位格雷码转换

本文参考：FPGA杂记5——格雷码转换设计-CSDN博客1，什么是查表法，做什么用，有什么好处查找表（Look-Up-Table）查找表，简单说，就是一个预先存储好结果的数据表通过访问这张预先存储好结果的数据表

王者时代·2023-12-16 23:25

【FPGA/verilog -入门学习11】verilogTestbench中的文本文件写入，读出，打印等操作

本文参考：Verilog中的系统任务（显示/打印类）--$display，$write，$strobe，$monitor-CSDN博客Verilog：parameter、localparam的区别和用法-CSDN博客Verilog的系统任务----$fopen、$fclose和$fdisplay，$fwrite，$fstrobe，$fmonitor_verilogfopen-CSDN博客Veril

王者时代·2023-12-16 23:25

【FPGA/verilog -入门学习5】verilog中的genrate for 和for 以及数组的用法

本文参考：veriloggenerate语法总结-CSDN博客Verilog数组赋值_笔记大全_设计学院for的用法在Verilog中，generatefor和for都是用于循环的结构，但是它们具有不同的应用场合和语义。for循环：for循环主要用于行为描述（behavioraldescription），通常用于描述算法或数学运算。for循环在仿真时执行，因此，任何在for循环中使用的变量都必须是

王者时代·2023-12-16 23:55

【FPGA/verilog -入门学习8】verilog格雷码与二进制互相转换-公式法

本文参考：数字电路基础知识——格雷码和二进制码的转换的算法和Verilog实现_格雷码和二进制的转换电路-CSDN博客需求:熟悉二进制与格雷码的互转方法1，4位格雷码转二进制使用公式法，按位列出二进制的每一位的对应关系发现bin3=gray3bin2=gray3xorgray2=bin3xorgray2bin1=gray3xorgray2xorgray1=bin2xorgray1bin0=gray

王者时代·2023-12-16 23:55

MDIO读写控制实验

PHY芯片，完成了差分信号与数字信号之间的转换，是fpga与网口之间通信的桥梁。在以太网通信中，设备之间的物理层链路均由PHY芯片建立。

核桃_warrior·2023-12-16 23:23

FPGA | Modelsim仿真

生成vcdmodelsim可以生成vcd文件，假设测试文件为test，内部例化的顶层命名为top.在运行仿真之前终端输入如下代码。vcdadd-filemyvcdfile.vcd-r/test/u_rec_intra_top/*#add-filemyvcdfile.vcd指定vcd文件-r|将内部所有信号添加然后运行仿真，关闭仿真就可以在工程文件夹下看到myvcdfile.vcd了。打开vcd查看

Ruoyo176·2023-12-16 23:51

【FPGA/verilog -入门学习7】条件判断if与分支判断case语句的语法介绍

需求使用if和case产生格雷码//*条件判断if与分支判断case语句的语法介绍需求使用if和case产生格雷码*//`timescale1ns/1psmodulevlg_design(input[3:0]i_data,outputreg[3:0]o_data,outputreg[3:0]o_datac);always@(*)beginif(4'b0000==i_data)o_data<=4'b

王者时代·2023-12-16 23:19

FPGA巩固基础：秒表的设计

设计要求：6位8段数码管，低三位显示毫秒计数，最高位显示分钟，其余两位显示秒计数。开始案件与暂停按键，复位按键直接全部归零。扩展部分：每计满一次，led移位一次。框图设计：思路讲解：首先按键信号经过消抖再用，然后把产生的标志信号传给控制模块，由于控制逻辑很简单就把这部分控制逻辑放进“数据产生模块中了”；然后把数码管与led接口模块interface放进去。按理来讲，应该重新定义个接口模块再把led

核桃_warrior·2023-12-16 23:49

学习打卡第九天

我们受的苦，吃的亏，担的责，忍的痛，到最后都会变成光，照亮我们勇往直前的路。

比特率·2023-12-16 22:15

基于FPGA的图像RGB转CIE-Lab实现,包含testbench和MATLAB辅助验证程序

.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1RGB颜色空间4.2CIE-Lab颜色空间4.3RGB转CIE-Lab算法原理5.算法完整程序工程1.算法运行效果图预览将FPGA

简简单单做算法·2023-12-16 18:22

【MATLAB教程案例98】基于混沌序列的图像加解密matlab仿真,并进行各类攻击测试

欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》目录1.软件版本2.基于混沌序列图像加解密算法的理论概述

fpga和matlab·2023-12-16 18:52

AG16K MCU ARM Cortex M3

AGMAG16KMCU器件是FPGA+MCU的SoC单芯片产品。FPGA单元具有16KLEs的逻辑资源，MCU为硬核ARMCortexM3。

Embeded_FPGA·2023-12-16 16:35

安路IP核应用举例(OSC、UART)

1.OSC(内部振荡器)按照Project->NewProject顺序新建工程后，后按照Tools->IPGenerator顺序，创建IP核，如下图：安路FPGA的内置OSC振荡模块频率可选30MHz、

SDAU2005·2023-12-16 16:57

FPGA使用乘法的方式

FPGA使用乘法的方式方法一：直接使用乘法符“＊”源代码modulemultiply(input[7:0]a,input[7:0]b,outputwire[15:0]result);(*use_dsp48

傻童:CPU·2023-12-16 16:55

Verilog自学还是报班？

FPGA作为国内领先的芯片产品，和传统芯片相比并不局限于单纯的研究和设计芯片，而是针对多种领域的产品通过特定的芯片模型进行优化设计。

程老师讲FPGA·2023-12-16 16:20

开发板ARM+FPGA架构运动控制卡详细解析

开发板ARM+FPGA架构运动控制卡运动控制器本运动控制卡采用ARM单片机+FPGA架构；ARM单片机是基于Cortex-M3内核的LM3S6911，插补核心算法均在该ARM内完成，一方面通过以太网与上位机界面交换加工数据

QzrbNxXCD·2023-12-16 16:19

【 TES720D】基于国内某厂商的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、SP

北京青翼科技·2023-12-16 16:33

verilog高级语法-原语-ibuf-obuf-LUT

概述：原语直接操作FPGA的资源，对FPGA的结构更加清晰，使用原语之前需要对FPGA的资源进行了解，本节为初识原语学习内容1.输入缓冲原语IBUF2.输出缓冲原语OBUF3.查找表原语LUT1.IBUF

q511951451·2023-12-16 15:20

单片机——通信协议（FPGA+c语言应用之iic篇）

一.I2C的功能特点（1）功能包括：1.只需要两条总线；2.没有严格的波特率要求，例如使用RS232，主设备生成总线时钟；3.所有组件之间都存在简单的主/从关系，连接到总线的每个设备均可通过唯一地址进行软件寻址；4.I²C是真正的多主设备总线，可提供仲裁和冲突检测；（2）传输速度标准模式：StandardMode=100Kbps快速模式：FastMode=400Kbps高速模式：Highspeed

我来挖坑啦·2023-12-16 15:18

【动手学深度学习】(十三)深度学习硬件

释怀°Believe·2023-12-16 14:58

AGM FPGA，pin to pin兼容Altera

AGMFPGA，pintopin兼容Altera国内最好的FPGA，有CPLD，FPGA等多种规格器件目前大尺寸LED控制，大屏控制器，小屏驱动器应用领域巨大完美兼容AlteraEPM240T100系列

Embeded_FPGA·2023-12-16 14:21

具超高性价比的AG10K FPGA

AG10KFPGA器件面向大批量，对成本敏感的应用，使系统设计人员能够满足不断增长的性能要求，同时降低成本。

Embeded_FPGA·2023-12-16 14:50

AG10KSDE176（+ MCU）+ SDRAM器件

MCU硬IP嵌入在FPGA逻辑结构中，所有MCU内部IO可根据用户要求连接到设备的IO垫和/或内部FPGA的逻辑。MCU内核具有高达64KB的可用代码空间，可通过SP

Embeded_FPGA·2023-12-16 14:20

Initial用法-FPGA入门3

Initial是什么FPGAInitial是一种在FPGA中进行初始化的方法。在FPGA设备上，初始值决定了逻辑门的状态和寄存器的初始值。

Kent Gu·2023-12-16 13:17

verilog语法进阶-分布式ram

概述:FPGA的LUT查找表是用RAM设计的，所以LUT可以当成ram来使用，也并不是所有的LUT都可以当成ram来使用，sliceM的ram可以当成分布式ram来使用，而sliceL的ram只能当成rom

q511951451·2023-12-16 11:38

ISP IC/FPGA设计-第一部分-MT9V034摄像头分析（0）

MT9V034为CMOS图像传感器，有着极其优秀的图像成像性能，同时支持丰富的功能用于isp的开发；MT9V034的HDR宽动态、10bit数据深度、RAW格式（bayer阵列）图像、dvp和lvds接口、60fps正是学习isp开发的理想传感器；MT9V034有两款类型，一个是单色型号，直接输出灰度的图像，在机器视觉领域应用很广，我的双目视觉毕业设计也是采用这款摄像头；另一个就是彩色款，不过输出

芯王国·2023-12-16 10:36

回想，不必说出的幻境

当我的伤口结疤，内心决定要勇往直前，努力向上的时候！遇见了她“回眸一笑百媚生”是我内心对她的深刻想念因为遇见，所以美好；因为相识，所以相知；因为明智，所以相拥…因

暮阳似光·2023-12-16 10:31

我们该如何看待不同时期，喜欢读不同的书这件事？

给了我勇往直前的勇气。但对当下的自己来说，已经

李磊的韩梅梅·2023-12-16 09:40

团结奋斗

“空谈误国、实干兴邦”，在新的赶考路上，广大党员干部开拓进取的精神不能丢、勇往直前的干劲不能懈。“

雨后彩虹孟·2023-12-16 06:24

PXI/PCIe/VPX机箱 ARM|x86 + FPGA测试测量板卡解决方案

PXI便携式测控系统是一种基于PXI总线的便携式测试测控系统，它填补了现有台式及机架式仪器在外场测控和便携测控应用上的空白，在军工国防、航空航天、兵器电子、船舶舰载等各个领域的外场测控场合和科学试验研究场合都有广泛的应用。由于PXI便携式测控系统的特殊性，不同的测控项目，要求各异，测控领域国内外著名厂商很难专门投入研发去设计满足这类小批量多样化的定制需求。本文从介绍NI和PXI总线入手，逐步展开，

深圳信迈科技DSP+ARM+FPGA·2023-12-16 05:57

一些AG10K FPGA 调试的建议-Douglas

PLLAGMFPGA在配置成功时，PLL已经完成锁定，lock信号已经变高；如果原设计中用lock信号输出实现系统reset的复位功能，就不能正确完成上电复位；同时，为了保证PLL相移的稳定，我们需要在

Embeded_FPGA·2023-12-16 05:55

企业直呼FPGA人才难寻

FPGA是即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

程老师讲FPGA·2023-12-16 05:25

要学FPGA还要学单片机

当今，FPGA和单片机的应用非常广泛，在有FPGA知识的基础上，可以把FPGA作为主要的学习目标，单片机作为辅助技能。其实二者是相互促进的。

程老师讲FPGA·2023-12-16 05:55

如何分配FPGA管脚

如何有效的利用FPGA的资源，管脚分配也是必须考虑的一个重要问题。

程老师讲FPGA·2023-12-16 05:55

观王一博《像阳光那样》后感

延展的双臂，轻划的指尖、飘舞的衣袂，徐徐述说，娓娓道来，相遇的美好，辗转缠绵的拥抱，冬去春来，愉悦逐蝶的麋鹿、闲散漫步的象之家、勇往直前的鲸鱼、自由自在的水母、欢脱飞翔的小鸟，枝头的新

聿漫·2023-12-16 02:56

家国情怀（长津湖之水门桥观感）

其实，这几年我一直在想，为什么我们的军队面对强大的对手，面对必然牺牲的结果仍然前仆后继，勇往直前？我想到了一个词“家国情怀”。每一个中华儿女的内心里都有这

我的修远·2023-12-16 02:19

基于FPGA的视频接口之高速IO

简介相对于其他视频接口来说，高速IO接口（以Xilinx公司为例，spartan6系列的GTP、Artix7系列的GTP，KENTEX7系列的GTX和GTH等）具有简化设计、充分利用FPGA资源、降低设计成本等功能

Eidolon_li·2023-12-16 00:59

基于FPGA的视频接口之高速IO（PCIE）

简介相对于其他高速IO接口应用，PCIE协议有专门的的IP来进行操作，通过8对输入高速IO，以及输出高速IO，来实现PCIEX8功能。原理框图原理图软件调用

Eidolon_li·2023-12-16 00:59

基于FPGA的视频接口之高速IO（光纤）

简介对于高速IO口配置光纤，现在目前大部分开发板都有配置，且也有说明，在此根据自己的工作经验以及对于各开发板的说明归纳通过高速IO接口，以及硬件配置，可以实现对于光纤的收发功能，由于GTX的速率在500Mbs到10Gbps之间，但通道高速io可配置光纤10G硬件，物理通完成，则可传输常见的光纤协议，例如UDP协议，FC-AC协议，ARINC818协议等来完成对于视频的发送和接收功能。原理框图如上图

Eidolon_li·2023-12-16 00:24

真人cS

我们相互配合，勇往直前，取得了胜利。我们今天很开心，一起合影。图片发自App图片发自App图片发自App图片发自App

f8fdc2b43794·2023-12-16 00:01

FPGA UltraScale GTY 全网最细讲解，aurora 8b/10b编解码，HDMI视频传输，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、详细设计方案设计框图视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包UltraScaleGTY全网最细解读UltraScaleGTY基本结构UltraScaleGTY参考时钟的选择和分配UltraScaleGTY发送和接收处理流程UltraScaleGTY发送接口UltraScaleGTY接收接口UltraScaleGTYI

9527华安·2023-12-15 23:10

FPGA高端项目：图像采集+UltraScale GTY + PCIE，aurora 8b/10b编解码+PCIE视频传输，提供工程源码和QT上位机源码和技术支持