E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA勇往直前
有一种情绪一直在悄无声息的伤害着你 知道吗？
肾在志为恐，肾气不足则恐，肾气足则能够无所畏惧
勇往直前
。
元吉说肾
·
2023-12-20 18:34
FPGA
实现 TCP/IP 协议栈 客户端 纯VHDL代码编写 提供4套vivado工程源码和技术支持
目录1、前言版本更新说明免责声明2、相关方案推荐我这里已有的以太网方案1G千兆网TCP-->服务器方案10G万兆网TCP-->服务器+客户端方案常规性能支持多节点
FPGA
资源占用少数据吞吐率高低延时性能
9527华安
·
2023-12-20 17:39
菜鸟FPGA以太网专题
fpga开发
tcp/ip
网络协议
客户端
网络通信
VHDL
FPGA
实现 LeNet-5 卷积神经网络 数字识别，提供工程源码和技术支持
目录1、前言LeNet-5简洁基于Zynq7020的设计说明PL端
FPGA
逻辑设计PS端SDK软件设计免责声明2、相关方案推荐卷积神经网络解决方案
FPGA
图像处理方案3、详细设计方案PL端：ov7725
9527华安
·
2023-12-20 17:35
FPGA
卷积神经网络
菜鸟FPGA图像处理专题
fpga开发
cnn
人工智能
LeNet-5
数字识别
卷积神经网络
【一】
FPGA
实现SPI协议之SPI协议介绍
【一】
FPGA
实现SPI协议之SPI协议介绍一、spi协议解析spi协议有4根线，主机输出从机输入MOSI、主机输入从机输出MISO、时钟信号SCLK、片选信号SS\CS。一般用于主机和从机之间通信。
@晓凡
·
2023-12-20 16:36
FPGA学习之路
fpga开发
高速口相关知识
一.不通系列
fpga
对高速口的叫法不一样：artix7——GTPkintex7——GTXvirtex7——GTH二.高速口的架构基本一致————4对rx/tx对+1个时钟模块（包含4个cpll+1个Qpll
燎原星火*
·
2023-12-20 16:04
fpga开发
FPGA
未解之谜
一.ila一会能加载出波形，一会加载不出波形——在自己做的v7开发板中遇到，其他开发板从未遇到过1.小梅哥说：可能与硬件jtag连接不稳定导致。
燎原星火*
·
2023-12-20 16:32
fpga开发
zynqmp Linux + 裸机 （A53-0 Linux，A53-1 2 3 裸机大数据量实时处理，R5-0 协议处理，R5-1 屏幕显示逻辑等）填坑笔记
fpga
和arm采用预留内存的方式，采用neon协处理器只能做到250M/S的速度，预留内存采用mmap的方式，当读取内存页的时候采用缺页中断的方式，导致速度拖沓而且预留内存没有进行Linux系统的内存管理
小坏坏_
·
2023-12-20 15:38
Zynq
UltraScale+
fpga开发
vivado 创建合成约束
AMD
FPGA
包括许多可以以多种不同方式使用的逻辑功能。你的需要约束来引导合成引擎找到满足所有设计的解决方案实现结束时的需求。
cckkppll
·
2023-12-20 14:26
fpga开发
职场中, 如何找到适合自己的工作?
image1.分析应届生本人的状况看应届生是喜欢稳定轻松的工作还是喜欢压力大有挑战的工作，是喜欢快节奏的大城市生活还是喜欢慢节奏的小城市生活；应届生的抗压能力如何，当面对巨大的挑战的时候，是
勇往直前
还是会退缩
这个馒头有馅
·
2023-12-20 13:19
MCU Pin2Pin w STM32,
FPGA
Pin2Pin w Altera
1Deviceoverview1.1IntroductionTheAG32familyof32-bitmicrocontrollersisdesignedtooffernewdegreesoffreedomandrichcompatibleperipherals,andcompatiblepinandfeaturestoMCUusers.AG32productseriesofferssupreme
Embeded_FPGA
·
2023-12-20 10:35
MCU
FPGA
CPLD
RISC-V
CLK
2019-01-11
在努力的路上，希望
勇往直前
，微笑乐观！《相约星期二》今日读完！第二次阅读，比第一次慢了好多，心也更沉静了。边读边思边静静地放空，也是一种阅读的最好的方式吧！
浅语陌
·
2023-12-20 09:31
AD采集卡设计方案：630-基于PCIe的高速模拟AD采集卡
北京太速科技，产品固化
FPGA
逻辑，适配2路1Gsps/2路2Gsps采集，实现PCIe的触发采集，单次采集容量2GB，开源的PCIeQT客户端软件，用户可以在很短的时间内完成采集器程序的开发，如连续信号采集
hexiaoyan827
·
2023-12-20 05:52
fpga开发
高速数据采集系统
实验室数据采集
高速模拟AD采集卡
AD采集卡
模拟适配器设计方案：360-基于10G以太网的模拟适配器
产品固化
FPGA
逻辑，适配8路125M
hexiaoyan827
·
2023-12-20 05:22
高速数据采集系统
模拟适配器
多路AD的数据采集
数据处理算法
万兆网络的触发采集
AD采集卡设计方案：130-基于PCIe的中速模拟AD采集卡
产品固化
FPGA
逻辑，适配8路125Msps/4路250Msps/2路500Msps/1路1Gsps采集，实现PCIe的触发采集，单次采集容量2GB，开源的PCIeQT客户端软件，用户可以在很短的时间内完成采集器程序的开发
hexiaoyan827
·
2023-12-20 05:22
fpga开发
高速数据采集系统
中速模拟AD采集卡
AD采集卡
实验室数据采集
存储计算服务器
FPGA
实现PID控制算法(含仿真)
那么本篇文章将简要介绍一下算法的原理，然后带大家使用
FPGA
来实现(C语言实现过程特别简单)。二.PID算法PID取自比例、积分、微分三个英文字母的首字母。意味着算法由这三部分组成。
FPGA之旅
·
2023-12-19 22:33
FPGA
fpga开发
PID
Aurora8B10B(一) 从IP配置界面学习Aurora
一.简介哈喽，大家好，好久没有给大家写
FPGA
技术的文章，是不是已经忘记我是做
FPGA
的啦，O(∩_∩)O哈哈~。
FPGA之旅
·
2023-12-19 22:33
FPGA
高速接口
tcp/ip
学习
fpga开发
Aurora8B10B
年轻党员干部要“炼”中出风采
年轻党员干部是年轻人中的优秀者，必须要有年轻党员干部的模样，在工作中能够
勇往直前
，在艰难险峻中敢于亮剑，在基层一线中能够“撸起袖子加油干”，展现共产党员的风采。“玉不琢、不成器。”
红色复写纸
·
2023-12-19 20:50
【FMC141】基于VITA57.4标准的4通道2.8GSPS 16位DA播放子卡（2片DAC39J84）
通道2.8GSPS/2.5GSPS/1.6GSPS采样率16位DA播放FMC子卡，该板卡为FMC+标准，符合VITA57.4与VITA57.1规范，16通道的JESD204B接口通过FMC+连接器连接至
FPGA
北京青翼科技
·
2023-12-19 19:29
fpga开发
图像处理
信号处理
arm开发
2018-04-05
当你明知会有苦痛，却依然咬牙坚持的去投入时；当你明知成长铺满荆棘，却依然
勇往直前
的向上时；你就会懂得，生命中的每一次坎坷和经历，都会让你收获经验。
姜雷_24b1
·
2023-12-19 17:13
vivado sdk mem超出
local_memory_ilmb_bram_if_cntlr_Mem_microblaze_0_local_memory_dlmb_bram_if_cntlr_Mem’overflowedby4288bytesuartC/C++Problem问题的产生：
fpga
花椒且喵酱
·
2023-12-19 12:16
FPGA
vivado
sdk
基于
FPGA
的视频接口之高速IO（CML）
FPGA
的高速IO接口GTX，可完美覆盖CML的速度范围。应用应
Eidolon_li
·
2023-12-19 10:26
基于FPGA的视频接口驱动
fpga开发
超低延时4K级可定制化专业视觉计算平台
4K30ISPIP，ISP延时0.7ms>内置GigEvisionIP支持GigEVision2.0、GenICamV2.4.0标准，支持用户自定义XML描述文件>内置工业机器视觉行业标准的U3visonIP>基于
FPGA
深圳信迈科技DSP+ARM+FPGA
·
2023-12-19 10:23
ZYNQ
fpga开发
fpga图像处理
建立SOPC工程后软件编译时报错rwdata is not within region ram解决办法
工程时使用了片上的存储器（onchipmemory）作为CPU（NIOSII）的程序和数据存储器，存储器的大小设置为4096，此时硬件编译能通过，在开发软件时，eclipse报错如下：c:/intel
fpga
向阳花木木
·
2023-12-19 10:10
FPGA设计
FPGA
时序分析与时序约束(二)——时钟约束
时序路径三、时序约束的方式三、时钟约束3.1主时钟约束3.2虚拟时钟约束3.3衍生时钟约束3.4时钟组约束3.5时钟特性约束3.6时钟延时约束一、时序约束的步骤上一章了解了时序分析和约束的很多基本概念（
FPGA
STATEABC
·
2023-12-19 08:45
#
FPGA时序分析与约束
fpga开发
FPGA
verilog
时序约束
时序分析
与雨的相遇，变成一只落在汤里的鸡
肉眼可见天上是有浓重的乌云的，只是一块深，一块浅，总不能前脚刚跨出门后脚就撤回来吧，我
勇往直前
。跑到公园，只有云，没有雨，但已经有比我早来的人都急急忙忙往回跑了，也听到保安说，快下大雨了！
湘湘奈尔
·
2023-12-19 07:41
ug871 Lab1
实验步骤Step1：创建一个新的工程点击VitisHLS的图标在HLS界面上点击CreateProject输入项目名字为fir_prj将项目目录修改为E:\
FPGA
\UG871\Lab1点击Next指定
伏羲天源
·
2023-12-19 03:51
#
FPGA
fpga
【NI-RIO入门】扫描模式
于NIKB摘录所有CompactRIO设备都可以访问CompactRIO扫描引擎和LabVIEW
FPGA
。CompactRIO904x系列是第一个引入DAQmx功能的产品线。
東方神山
·
2023-12-19 02:07
CompactRIO
labview
FPGA
直方图操作
直方图概念和分类图像直方图用作数字图像中色调分布的图形表示。它绘制了每个色调值的像素数。通过查看特定图像的直方图，观看者将能够一目了然地判断整个色调分布。图表的水平轴代表色调变化，而垂直轴代表该特定色调的像素总数。水平轴的左侧表示暗区，中间表示中间色调值，右侧表示亮区。纵轴表示在每个区域中捕获的区域大小（像素总数）。因此，非常暗图像的直方图的大部分数据点将位于图的左侧和中心。相反，具有很少黑暗区域
OpenFPGA
·
2023-12-19 01:06
fpga开发
《奥普拉传》
2.设立目标后就要
勇往直前
，直达顶峰。
沐信时
·
2023-12-19 01:15
京微齐力：基于H7的平衡控制系统（一、姿态解析）
H7P20N0L176-M2H12、MPU6050四、理论简述五、程序设计1、Cordic算法2、MPU6050采集数据3、fir&iir滤波4、姿态解算六、资源消耗&工程获取七、总结前言很久之前，就想用纯
FPGA
千歌叹尽执夏
·
2023-12-19 00:44
京微齐力：FPGA开发
国产FPGA
京微齐力
姿态解析
MPU6050
我在五粮液认识了一个叫徐强
堂吉柯德骑着瘦马举着长矛，把旅馆当城堡，把风车当巨人，把自己当骑士，与其说是
勇往直前
，不如说是脑子有洞，做着拯救世界的梦。他做着拯救中国酒业的梦，他不是以堂吉柯德自比，而是以堂吉柯德自嘲。
国酒文化馆
·
2023-12-18 23:51
Xilinx 7系列
FPGA
时钟篇(2)_时钟区域简介
作者：XiaoQingCaiGeGe原文链接上一篇介绍了7系列
FPGA
的整体时钟架构，
FPGA
是由很多个时钟区域组成，时钟区域之间可以通过ClockBackbone和CMTBackbone来统一工作。
苏十一0421
·
2023-12-18 22:55
西南科技大学数字电子技术实验五（用计数器设计简单秒表）
FPGA
部分
4.学会用
FPGA
实现本实验内容。
Myon⁶
·
2023-12-18 22:27
西科大数模电实验
fpga开发
西南科技大学
mutisim
数电实验
数字电子技术
diamond
让人
勇往直前
的，只有爱！
近日，看到儿子上学上的辛苦，很想为他做点什么，想来想去最实际的就是给他做好吃的。可连我家的狗都知道，做饭是我的短板。幸亏有世界上最伟大的母爱支撑着我，让我敢于去尝试，搞得一塌糊涂又何妨？也幸亏加入的滋养群既能滋养精神也能滋养生活。有一大批热爱美食、擅长做美食的资深吃货兼文友朋友经常晒美食，并附食谱（以文一刀为主）。时间一长，养了我的眼也痒了我的心，想试试。一切技能对初学者来说都是挑战，况且胜败乃厨
张家小闹
·
2023-12-18 20:05
AMD 自适应和嵌入式产品技术日
注：本文重点关注
FPGA
，SoC相关的产品和技术，对于CPU，GPU产品和技术大多数都是直接略过哈。
tiger119
·
2023-12-18 19:11
芯片
FPGA
fpga开发
嵌入式开发
2019-08-28
FPGA
时序分析基础时钟的建立时间和保持时间时钟沿建立时间和保持时间之间的关系建立时间（）是指在时钟上升沿到来之前数据必须保持稳定的时间，保持时间（）是指在上升沿到来以后数据必须保持稳定的时间。
monogolue
·
2023-12-18 18:23
[文魁大脑实用记忆第七期]
勇往直前
派+王涛第一次案例
1、白痴王菲的歌曲《白痴》，想到乐坛长青树王菲的个人演唱会，香港红磡体育馆坐虚席，场内的歌迷挥动着萤光棒，一起合唱。我也在台下，感动着这个场景，暗暗告诉自己，不能当大脑白痴，希望学会了实用记忆法后能象歌词唱的那样可以“明天我要攀越喜玛拉雅”，利用记忆厉器，翻越学习上的喜玛拉雅。2、岩石橙色的岩石上刻着一道道的波纹，象极了古树的年轮，它经过年代的风蚀，岁月的沉积，形成了独特的风景，中间的河流在阳光下
文魁大脑王涛
·
2023-12-18 18:38
风
弃我去者昨日之日不可留，乱我心者今日之日多烦忧，要让风把它吹走才好，我要风抚平我的悲伤，在它的助力下
勇往直前
。风要一个猛子扎进我的胸怀，带走我对温度的眷恋弃我而去，终究是不能留它。
垫你辣妹
·
2023-12-18 18:05
相信自己
相信自己一定可以在未来的日子里，翻身做主，
勇往直前
。明天还是个艳阳天，期待俄罗斯和乌克兰的战争早点结束，让整个世界阳光起来。
耿鑫_nice
·
2023-12-18 17:26
亮剑（248）
今天偶尔看到了亮剑的视频，想起了亮剑精神，考研，需要有一种舍我其谁的魄力，需要置之死地而后生的霸气，我需要亮剑，
勇往直前
！不破楼兰终不还！
斑驳_时光
·
2023-12-18 17:54
读书笔记
锻炼自己的了创造力，才能
勇往直前
。如
简小白mq
·
2023-12-18 10:59
确定目标与时间的关系，放眼未来，
勇往直前
明天，永远是有生之年的第一天。对于梅第来说，每一天都是新的，每一天的时间和精力都弥足珍贵。梅第把自己的时间按年薪来计算。他一直告诫自己，要当时间的主人，而不能让时间驾驭了自己。确定了目标与时间的关系，他总是分为三步来告诫自己：第一步，将明确地工作和事业目标摆在首位。在这种情况下，他删除了所有跟目标无关的活动以节省时间。比如聊天八卦，对他来说就是既浪费时间又无效率的事情。同时，他将自己的工作事项分为
阿纯该瓦呐
·
2023-12-18 09:01
转 [Verilog] Quartus II 13.0下载安装和HelloWorld
主页：元存储博客转载自https://blog.csdn.net/qq_38113006/article/details/121569176文章目录总结一、前言QuartusII是Altera的
FPGA
元存储
·
2023-12-18 09:39
fpga开发
滕滕每日PHAIO 2022年5月1号（第164天）
愿你向着暖阳，
勇往直前
！2022年5月2号加油
奋力奔跑人
·
2023-12-18 08:48
紫光
FPGA
学习之常见报错
紫光pangodesignsuite报错：一、4005:[D:/**/rtl/burstORsingle.v(linenumber:47)]Logicforddr_head_addr_rrdoesnotmatchastandardflip-flop.看来看去都没有发现这个定义没有问题呀，检查发现：原来代码：always@(posedgei_clkornegedgerst_n)beginif(!rs
@晓凡
·
2023-12-18 08:49
FPGA学习之路
fpga开发
学习
紫光
FPGA
DDR3 IP使用和注意事项（axi4协议）
紫光DDR3IP使用对于紫光ddr3IP核的使用需要注意事情。阅读ddrip手册：1、注意：对于写地址通道，axi_awvalid要一直拉高，axi_awready才会拉高。使用的芯片型号时PG2L100H-6FBG676，不同的型号IP核接口和axi的握手协议也不一样（一定要注意），这点要注意，这也给我挖了一个很大的坑，一把心酸一把泪啊。下图是上板之后通过debug和jtag_hubIP核抓取的
@晓凡
·
2023-12-18 08:42
FPGA学习之路
fpga开发
免费的诱惑
为什么我们有一种非理性的冲动，见到免费的东西就
勇往直前
，即使这些东西我们并不真的需要？我认为答案是这样的。多数交易都有有利的一面和不利的一面，但免费使我们忘记了不利的一面。
WeedsHU
·
2023-12-18 08:47
FPGA
设计与实战之时钟及时序简介1
文章目录一、时钟定义二、基本时序三、总结一、时钟定义我们目前设计的电路以同步时序电路为主，时钟做为电路工作的基准而显得非常重要。简单的接口电路比如I2C、SPI等，复杂一点接口比如Ethernet的MII、GMII等接口，它们都有一个或多个时钟信号。那么什么是时钟信号？它有哪些特性和参数呢？如上图所示，时钟信号简单而言是一种具有特定频率和确定占空比的周期性重复的数字信号。时钟通常具有以下参数：频率
zuoph
·
2023-12-18 08:22
数字电路
fpga开发
单片机
嵌入式硬件
如何保持精力充沛，高效率地完成不喜欢的工作/学习任务？
无所畏惧
勇往直前
，同时承认人
缪斯譚
·
2023-12-18 08:52
VHDL实验：基于有限状态机实现秒表
思路分析：参考知乎上的这篇文章
FPGA
|FiniteStateMachine有限状态机，对比两种状态机：1.Mealy型状态机2.Moore型状态机：从这两张图上看，这两种状态机的唯一区别在于决定输出的是什么
非洲蜗牛
·
2023-12-18 08:20
FPGA
fpga开发
VHDL
上一页
27
28
29
30
31
32
33
34
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他