FPGA勇往直前

【原创文集】凡人之躯，比肩神明

在人间，人总是会对未知的事情感到恐惧，可在防护服下，只有独当一面勇往直前的态度。可脱下防护服，他们也只是一个个平凡的孩子、父母，会害怕也会无措，但还是选择了发光发热。
21小教理·2023-12-21 14:59

岁月是什么

岁月消磨了人的容颜，我们还是勇往直前。岁月在催着我们急速前进，我们虽然不情愿，但是还要与它同行，任何怨言都没有作用。岁月在我们身上留下了痕迹，岁月记下了我们的沧桑。
五月沙·2023-12-21 14:52

静心

暗下决心正因为面对这样的挫折，自己更应该坚强，更应该坚定信心勇往直前，去突破自己去努力奋斗去拼搏，去为自己打
铎锋272727·2023-12-21 13:08

长文预警【深度学习】基于 Pytorch 的网络训练

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。关注公众号【集成电路设计教程】，获取更多学习资料，并拉你进“IC设计交流群”。
雪天鱼·2023-12-21 09:08

UART协议——FPGA代码篇

一.串口（UART）协议简介UART串口通信有几个重要的参数，分别是波特率、起始位、数据位、停止位和奇偶检验位，对于两个使用UART串口通信的端口，这些参数必须匹配，否则通起始位：表示数据传输的开始，电平逻辑为“0”。数据位：可能值有5、6、7、8、9，表示传输这几个bit位数据。一般取值为8，因为一个ASCII字符值为8位。奇偶校验位：用于接收方对接收到的数据进行校验，校验“1”的位数为偶数(偶
我来挖坑啦·2023-12-21 08:15

人到中年，如何突破自我局限？

人到中年，少了一些勇往直前的激情，少了一些开疆拓土的魄力，更多的或许就是“人各有命”？亦或者安于现状？人到中年就一定会遭遇所谓的“中年危机”吗？
曼陀罗Lee·2023-12-21 08:42

【INTEL（ALTERA）】 quartus 使用Intel Agilex7 F-Tile 变体的以太网子系统 IP示例时仿真和硬件中都无法正常运行1

现象为什么具有40GbE、50GbE或100GbE端口的IntelAgilex®7F-Tile变体的以太网子系统英特尔®FPGAIP示例设计且客户端接口参数设置为“MACAvalonST”，在仿真和硬件中都无法正常运行
神仙约架·2023-12-21 08:45

【INTEL（ALTERA）】 quartus使用 F-tile IP 的 Cadence Xcelium* 和 Synopsys VCS* 模拟器上看到详细阐述错误英特尔® FPGA

说明由于英特尔®Quartus®PrimeProEdition软件23.3和23.2版本的更改，在使用CadenceXcelium*和SynopsysVCS*模拟器详细阐述时，您可能会看到以下错误：SynopsysVCS*模拟器错误-[ICPD_INIT]非法组合驱动程序/eda/sim_lib/synopsys/ctfb_hssi_atoms_ncrypt.sv、4246150CadenceXc
神仙约架·2023-12-21 08:45

【INTEL（ALTERA）】 quartus使用编译仿真库时为何会出现“指定仿真工具可执行文件位置”错误

说明由于英特尔®Quartus®Prime专业版软件23.3及更早版本存在一个问题，EDA仿真编译器在尝试使用Questa*英特尔®FPGA版编译库时可能无法找到仿真工具的位置，因为最新版本的工具名称中不包含
神仙约架·2023-12-21 08:45

高速视频采集卡设计方案：620-基于PCIe的高速视频采集卡

北京太速科技产品固化FPGA逻辑，适配视频连续采集，缓存容量2GB，开源的PCIeQT客户端软件，用户可以在很短的时间内完成视频程序的开发，开发效率高、难度小。适用于：实验室数据采集，记录等应用。
hexiaoyan827·2023-12-21 08:13

FPGA模块——以太网芯片MDIO读写

FPGA模块——以太网MDIO读写MDIO接口介绍MDIO接口代码（1）MDIO接口驱动代码（2）使用MDIO驱动的代码MDIO接口介绍MDIO是串行管理接口。
云影点灯大师·2023-12-21 08:13

【INTEL（ALTERA）】 quartus 在 F-Tile 以太网多速率英特尔® FPGA IP同时启用了自动协商和链路训练时生成严重警告

说明由于英特尔®Quartus®Prime专业版软件版本23.4存在问题，包含启用ANLT的F-Tile以太网多速率英特尔®FPGAIP的动态重新配置项目将生成严重警告。
神仙约架·2023-12-21 08:12

长大是什么感觉？

小时候怕天黑，长大后怕心碎……也许成长并不意味着不再害怕，而是勇往直前吧！
糜婺·2023-12-21 05:11

【自用】Ubuntu20.4从输入法到ddr200t运行HelloWorld

百度网盘安装三、Vivado2022.2安装四、编译蜂鸟E203自测样例1.环境准备2.下载e203_hbirdv2工程文件3.尝试编译自测案例1.安装RISC-VGNU工具链2.编译测试样例4.用vivado为FPGA
庚_·2023-12-21 03:01

撑下去

有的人能克服困难，勇往直前；有的人却被困难所折服，一败涂地；有的人左右不定，卡在当中进退两难。在困难来临的时候，更多人都会告诫别人，坚持住，如果能熬过去，撑下去，就一定能够获得新生。
我悦我写·2023-12-20 22:11

成长型思维：超越自我，解锁人生无限可能

然而，面对未知和变化，有人选择退缩，有人却能勇往直前。是什么决定了我们面对困难和机遇的态度？答案就是——成长型思维。成长型思维，顾名思义，是一种以发展的眼光来看待自己和他人的思维方式。
西米老爸·2023-12-20 21:07

有一种情绪一直在悄无声息的伤害着你 知道吗？

肾在志为恐，肾气不足则恐，肾气足则能够无所畏惧勇往直前。
元吉说肾·2023-12-20 18:34

FPGA实现 TCP/IP 协议栈 客户端 纯VHDL代码编写 提供4套vivado工程源码和技术支持

目录1、前言版本更新说明免责声明2、相关方案推荐我这里已有的以太网方案1G千兆网TCP-->服务器方案10G万兆网TCP-->服务器+客户端方案常规性能支持多节点FPGA资源占用少数据吞吐率高低延时性能
9527华安·2023-12-20 17:39

FPGA 实现 LeNet-5 卷积神经网络 数字识别，提供工程源码和技术支持

目录1、前言LeNet-5简洁基于Zynq7020的设计说明PL端FPGA逻辑设计PS端SDK软件设计免责声明2、相关方案推荐卷积神经网络解决方案FPGA图像处理方案3、详细设计方案PL端：ov7725
9527华安·2023-12-20 17:35

【一】FPGA实现SPI协议之SPI协议介绍

【一】FPGA实现SPI协议之SPI协议介绍一、spi协议解析spi协议有4根线，主机输出从机输入MOSI、主机输入从机输出MISO、时钟信号SCLK、片选信号SS\CS。一般用于主机和从机之间通信。
@晓凡·2023-12-20 16:36

高速口相关知识

一.不通系列fpga对高速口的叫法不一样：artix7——GTPkintex7——GTXvirtex7——GTH二.高速口的架构基本一致————4对rx/tx对+1个时钟模块（包含4个cpll+1个Qpll
燎原星火*·2023-12-20 16:04

FPGA未解之谜

一.ila一会能加载出波形，一会加载不出波形——在自己做的v7开发板中遇到，其他开发板从未遇到过1.小梅哥说：可能与硬件jtag连接不稳定导致。
燎原星火*·2023-12-20 16:32

zynqmp Linux + 裸机 （A53-0 Linux，A53-1 2 3 裸机大数据量实时处理，R5-0 协议处理，R5-1 屏幕显示逻辑等）填坑笔记

fpga和arm采用预留内存的方式，采用neon协处理器只能做到250M/S的速度，预留内存采用mmap的方式，当读取内存页的时候采用缺页中断的方式，导致速度拖沓而且预留内存没有进行Linux系统的内存管理
小坏坏_·2023-12-20 15:38

vivado 创建合成约束

AMDFPGA包括许多可以以多种不同方式使用的逻辑功能。你的需要约束来引导合成引擎找到满足所有设计的解决方案实现结束时的需求。
cckkppll·2023-12-20 14:26

职场中, 如何找到适合自己的工作?

image1.分析应届生本人的状况看应届生是喜欢稳定轻松的工作还是喜欢压力大有挑战的工作，是喜欢快节奏的大城市生活还是喜欢慢节奏的小城市生活；应届生的抗压能力如何，当面对巨大的挑战的时候，是勇往直前还是会退缩
这个馒头有馅·2023-12-20 13:19

MCU Pin2Pin w STM32, FPGA Pin2Pin w Altera

1Deviceoverview1.1IntroductionTheAG32familyof32-bitmicrocontrollersisdesignedtooffernewdegreesoffreedomandrichcompatibleperipherals,andcompatiblepinandfeaturestoMCUusers.AG32productseriesofferssupreme
Embeded_FPGA·2023-12-20 10:35

2019-01-11

在努力的路上，希望勇往直前，微笑乐观！《相约星期二》今日读完！第二次阅读，比第一次慢了好多，心也更沉静了。边读边思边静静地放空，也是一种阅读的最好的方式吧！
浅语陌·2023-12-20 09:31

AD采集卡设计方案：630-基于PCIe的高速模拟AD采集卡

北京太速科技，产品固化FPGA逻辑，适配2路1Gsps/2路2Gsps采集，实现PCIe的触发采集，单次采集容量2GB，开源的PCIeQT客户端软件，用户可以在很短的时间内完成采集器程序的开发，如连续信号采集
hexiaoyan827·2023-12-20 05:52

模拟适配器设计方案：360-基于10G以太网的模拟适配器

产品固化FPGA逻辑，适配8路125M
hexiaoyan827·2023-12-20 05:22

AD采集卡设计方案：130-基于PCIe的中速模拟AD采集卡

产品固化FPGA逻辑，适配8路125Msps/4路250Msps/2路500Msps/1路1Gsps采集，实现PCIe的触发采集，单次采集容量2GB，开源的PCIeQT客户端软件，用户可以在很短的时间内完成采集器程序的开发
hexiaoyan827·2023-12-20 05:22

FPGA实现PID控制算法(含仿真)

那么本篇文章将简要介绍一下算法的原理，然后带大家使用FPGA来实现(C语言实现过程特别简单)。二.PID算法PID取自比例、积分、微分三个英文字母的首字母。意味着算法由这三部分组成。
FPGA之旅·2023-12-19 22:33

Aurora8B10B(一) 从IP配置界面学习Aurora

一.简介哈喽，大家好，好久没有给大家写FPGA技术的文章，是不是已经忘记我是做FPGA的啦，O(∩_∩)O哈哈~。
FPGA之旅·2023-12-19 22:33

年轻党员干部要“炼”中出风采

年轻党员干部是年轻人中的优秀者，必须要有年轻党员干部的模样，在工作中能够勇往直前，在艰难险峻中敢于亮剑，在基层一线中能够“撸起袖子加油干”，展现共产党员的风采。“玉不琢、不成器。”
红色复写纸·2023-12-19 20:50

【FMC141】基于VITA57.4标准的4通道2.8GSPS 16位DA播放子卡（2片DAC39J84）

通道2.8GSPS/2.5GSPS/1.6GSPS采样率16位DA播放FMC子卡，该板卡为FMC+标准，符合VITA57.4与VITA57.1规范，16通道的JESD204B接口通过FMC+连接器连接至FPGA
北京青翼科技·2023-12-19 19:29

2018-04-05

当你明知会有苦痛，却依然咬牙坚持的去投入时；当你明知成长铺满荆棘，却依然勇往直前的向上时；你就会懂得，生命中的每一次坎坷和经历，都会让你收获经验。
姜雷_24b1·2023-12-19 17:13

vivado sdk mem超出

local_memory_ilmb_bram_if_cntlr_Mem_microblaze_0_local_memory_dlmb_bram_if_cntlr_Mem’overflowedby4288bytesuartC/C++Problem问题的产生：fpga
花椒且喵酱·2023-12-19 12:16

基于FPGA的视频接口之高速IO（CML）

FPGA的高速IO接口GTX，可完美覆盖CML的速度范围。应用应
Eidolon_li·2023-12-19 10:26

超低延时4K级可定制化专业视觉计算平台

4K30ISPIP，ISP延时0.7ms>内置GigEvisionIP支持GigEVision2.0、GenICamV2.4.0标准，支持用户自定义XML描述文件>内置工业机器视觉行业标准的U3visonIP>基于FPGA
深圳信迈科技DSP+ARM+FPGA·2023-12-19 10:23

建立SOPC工程后软件编译时报错rwdata is not within region ram解决办法

工程时使用了片上的存储器（onchipmemory）作为CPU（NIOSII）的程序和数据存储器，存储器的大小设置为4096，此时硬件编译能通过，在开发软件时，eclipse报错如下：c:/intelfpga
向阳花木木·2023-12-19 10:10

FPGA时序分析与时序约束(二)——时钟约束

时序路径三、时序约束的方式三、时钟约束3.1主时钟约束3.2虚拟时钟约束3.3衍生时钟约束3.4时钟组约束3.5时钟特性约束3.6时钟延时约束一、时序约束的步骤上一章了解了时序分析和约束的很多基本概念（FPGA
STATEABC·2023-12-19 08:45

与雨的相遇，变成一只落在汤里的鸡

肉眼可见天上是有浓重的乌云的，只是一块深，一块浅，总不能前脚刚跨出门后脚就撤回来吧，我勇往直前。跑到公园，只有云，没有雨，但已经有比我早来的人都急急忙忙往回跑了，也听到保安说，快下大雨了！
湘湘奈尔·2023-12-19 07:41

ug871 Lab1

实验步骤Step1：创建一个新的工程点击VitisHLS的图标在HLS界面上点击CreateProject输入项目名字为fir_prj将项目目录修改为E:\FPGA\UG871\Lab1点击Next指定
伏羲天源·2023-12-19 03:51

【NI-RIO入门】扫描模式

于NIKB摘录所有CompactRIO设备都可以访问CompactRIO扫描引擎和LabVIEWFPGA。CompactRIO904x系列是第一个引入DAQmx功能的产品线。
東方神山·2023-12-19 02:07

FPGA直方图操作

直方图概念和分类图像直方图用作数字图像中色调分布的图形表示。它绘制了每个色调值的像素数。通过查看特定图像的直方图，观看者将能够一目了然地判断整个色调分布。图表的水平轴代表色调变化，而垂直轴代表该特定色调的像素总数。水平轴的左侧表示暗区，中间表示中间色调值，右侧表示亮区。纵轴表示在每个区域中捕获的区域大小（像素总数）。因此，非常暗图像的直方图的大部分数据点将位于图的左侧和中心。相反，具有很少黑暗区域
OpenFPGA·2023-12-19 01:06

《奥普拉传》

2.设立目标后就要勇往直前，直达顶峰。
沐信时·2023-12-19 01:15

京微齐力：基于H7的平衡控制系统（一、姿态解析）

H7P20N0L176-M2H12、MPU6050四、理论简述五、程序设计1、Cordic算法2、MPU6050采集数据3、fir&iir滤波4、姿态解算六、资源消耗&工程获取七、总结前言很久之前，就想用纯FPGA
千歌叹尽执夏·2023-12-19 00:44

我在五粮液认识了一个叫徐强

堂吉柯德骑着瘦马举着长矛，把旅馆当城堡，把风车当巨人，把自己当骑士，与其说是勇往直前，不如说是脑子有洞，做着拯救世界的梦。他做着拯救中国酒业的梦，他不是以堂吉柯德自比，而是以堂吉柯德自嘲。
国酒文化馆·2023-12-18 23:51

Xilinx 7系列FPGA时钟篇(2)_时钟区域简介

作者：XiaoQingCaiGeGe原文链接上一篇介绍了7系列FPGA的整体时钟架构，FPGA是由很多个时钟区域组成，时钟区域之间可以通过ClockBackbone和CMTBackbone来统一工作。
苏十一0421·2023-12-18 22:55

西南科技大学数字电子技术实验五（用计数器设计简单秒表）FPGA部分

4.学会用FPGA实现本实验内容。
Myon⁶·2023-12-18 22:27

让人勇往直前的，只有爱！

近日，看到儿子上学上的辛苦，很想为他做点什么，想来想去最实际的就是给他做好吃的。可连我家的狗都知道，做饭是我的短板。幸亏有世界上最伟大的母爱支撑着我，让我敢于去尝试，搞得一塌糊涂又何妨？也幸亏加入的滋养群既能滋养精神也能滋养生活。有一大批热爱美食、擅长做美食的资深吃货兼文友朋友经常晒美食，并附食谱（以文一刀为主）。时间一长，养了我的眼也痒了我的心，想试试。一切技能对初学者来说都是挑战，况且胜败乃厨
张家小闹·2023-12-18 20:05
上一页 27 28 29 30 31 32 33 34 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他