E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA基础篇
Xilinx系ZYNQ学习笔记(二)ZYNQ入门及点亮LED灯
系列文章目录文章目录系列文章目录前言简单介绍简称xc7z020型号
FPGA
ZYNQ实操通用IO点亮LED灯硬件逻辑基础前言简单入门一下ZYNQ是何种架构,如何编程,至于深入了解应该要分开深入学习Linux
贾saisai
·
2025-03-23 17:50
FPGA学习
学习
笔记
fpga开发
【第1章>第6节】CMAC小脑模型神经网络的理论学习与MATLAB仿真
网络结构2.2CMAC地址映射2.3学习过程3.CMAC网络的MATLAB编程实现4.分辨率,重叠度,学习率对CMAC网络的训练性能影响分析4.1分辨率4.2重叠度4.3学习率5.视频操作步骤演示欢迎订阅
FPGA
fpga和matlab
·
2025-03-23 15:54
#
第1章·神经网络
学习
matlab
CMAC
小脑模型神经网络
人工智能
一切皆是映射:实现神经网络的硬件加速技术:GPU、ASIC(专用集成电路)和
FPGA
(现场可编程门阵列)
文章目录一切皆是映射:实现神经网络的硬件加速技术:GPU、ASIC(专用集成电路)和
FPGA
(现场可编程门阵列)1.背景介绍2.核心概念与联系3.核心算法原理&具体操作步骤3.1算法原理概述3.2算法步骤详解
AI天才研究院
·
2025-03-23 02:36
AI大模型企业级应用开发实战
DeepSeek
R1
&
大数据AI人工智能大模型
计算科学
神经计算
深度学习
神经网络
大数据
人工智能
大型语言模型
AI
AGI
LLM
Java
Python
架构设计
Agent
RPA
Fpga
-流水灯代码详解
moduleflowled(inputsys_clk50,inputrst_n,outputreg[3:0]led);reg[23:0]cnt;always@(posedgesys_clk50ornegedgerst_n)beginif(!rst_n)cnt<=24'd0;elseif(cnt<24'd10000000)cnt<=cnt+1'b1;elsecnt<=24'd0;endalways@
一顿吃一锅
·
2025-03-23 01:59
fpga开发
FPGA
实战1-流水灯实验verilog
1.实验要求(1)设计一个流水灯的实验,实现12位流水灯的依次点亮,(2)流水灯的流转时间是(500ms/2Hz),(3)系统时钟位50MHz,(4)定义12个寄存器ledtemp保存12个状态,(5)寄存器的初始值位12'b0000_0000_0001,(6)当移位到12‘b1000_0000_0000时,ledtemp的值回到12'b0000_0000_0001,2.设计代码//coding/
马志高
·
2025-03-23 01:56
FPGA
fpga开发
WebGL开发:BabylonJS从入门到精通(下卷)
全书卷目:WebGL开发:BabylonJS从入门到精通(上卷)WebGL开发:BabylonJS从入门到精通(下卷)目录第一部分:
基础篇
——构建3D世界的基石第一章:BabylonJS概述与环境搭建什么是
莲华君
·
2025-03-22 22:08
前端权威教程合集
WebGL系统化学习
webgl
跟着黑马学MySQL
基础篇
笔记(1)-概述与SQL
03.安装与启动启动netstartmysql80netstopmysql80客户端连接mysql[-h127.0.0.1][-P3306]-uroot-p04.mysql数据模型关系型数据库RDBMS05.通用语法及分类DDL:数据定义语言,用来定义数据库对象(数据库,表,字段)DML:数据操作语言,用来对数据库表中的数据进行增删改DQL:数据查询语言,用来查询数据库中表的记录DCL:数据控制语
小杜不吃糖
·
2025-03-22 15:18
mysql
笔记
sql
PXI PXIe控制器:4Link架构+16GB带宽,兼容主流机箱,设计文件涵盖原理图、PCB和
FPGA
源码,实现可直接制板,高带宽PXI PXIe控制器,4Link架构,兼容主流机箱,提供设计文件、
PXIPXIe控制器4Link架构16GB带宽兼容主流PXIe机箱设计文件原理图&PCB
FPGA
源码可直接制板ID:8245999662600997605浪里个浪里个浪001PXI和PXIe控制器是一种用于测量和自动化测试的高性能仪器
suRQWcVNi
·
2025-03-22 02:50
fpga开发
程序人生
PXI/PXIe控制器 4Link架构 16GB带宽 兼容主流PXIe机箱 设计文件 原理图&PCB
FPGA
源码 可直
原理图&PCB
FPGA
源码可直接制板PXI和PXIe技术在现代仪器仪表领域中扮演着重要角色。
FjtKvOwLaGa
·
2025-03-22 02:17
fpga开发
架构
FPGA
基带平台射频数据处理装置及验证系统设计与方法
本文还有配套的精品资源,点击获取简介:
FPGA
在射频数据处理领域拥有灵活性和高性能,广泛用于通信、雷达、卫星导航等。
BE东欲
·
2025-03-21 22:10
基于
FPGA
的3U机箱温度采集板PT100,应用于轨道交通/电力储能等
板卡简介:本板为温度采集板(PT100),对目标进行测温,然后将温度转换成处理器可识别的电流信号。性能规格:电源:DC5V,DC±15V4线制PT100:7路(标称测温范围-50℃~200℃,对应调理后电流4~20mA,精度±0.5℃)3线制PT100:1路(标称测温范围-50℃~200℃,对应调理后电流4~20mA,精度±0.5℃)尺寸:220mm*100mm*1.6mm重量:0.155kg工作
深圳信迈主板定制专家
·
2025-03-21 22:08
轨道交通
NXP+FPGA
X86+FPGA
fpga开发
arm开发
架构
人工智能
FPGA
仿真过程中宏定义的修改
在仿真过程中,经常会有一些时间变量,比如1分钟,10分钟等,这种级别的仿真很费时间,因此,人们往往将时间参数修改,利用秒级别进行仿真,仿真完成后,再改回分钟级别。下面提供一种宏定义的方式,方便实际过程中和仿真过程中时间参数修改。`defineSIMULATION`ifdefSIMULATIONlocalparamTIMER_CNT_1S=30'd1_000-1'b1;//1s计数的最大值local
学习永无止境@
·
2025-03-21 21:38
fpga开发
FPGA
设计中衍生时钟的定义及约束
衍生时钟的定义:衍生时钟主要是指由已有的主时钟进行分频、倍频或相移而产生出来的时钟信号,如由时钟管理单元(MMCM等)或一些设计逻辑所驱动产生的时钟信号。衍生时钟的定义取决于主时钟的特性,衍生时钟约束必须指定时钟源,这个时钟源可以是一个已经约束好的主时钟或者另一个衍生时钟,衍生时钟并不直接定义频率、占空比等参数,而是定义其与时钟源的相对关系,如分频系数、倍频系数、相移差值、占空比差值等。因此,在做
学习永无止境@
·
2025-03-21 21:38
FPGA设计
fpga开发
fpga
时钟约束
基于MPC8377的MCPU 3U机箱CPCI板卡
性能规格:电源:DC5VCPU:MPC8377核数:单核32位主频:667MHzMCU:MK60DN512VLL10
FPGA
:XC6SLX16-2FT256I存储:DDR2256Mb(CPU)PROM16MB
ARM+FPGA+AI工业主板定制专家
·
2025-03-21 21:35
轨道交通
linux
Codesys
RK3568
PLC
RK3588
FPGA
时序约束的概念和意义
设计人员通过GUI输入时序约束,或者手动输入时序约束的方式告诉Vivado工具关于时钟或者IO接口的时序信息,用于协助Vivado工具在布局布线时尽可能的满足设计人员的时序要求,最大程度的保证Vivado工具每次生成的bit文件都具备良好的稳定性和适应性。
学习永无止境@
·
2025-03-21 18:10
FPGA设计
fpga
fpga开发
开发语言
【人工智能机器学习
基础篇
】——深入详解无监督学习之降维:PCA与t-SNE的关键概念与核心原理
深入详解无监督学习之降维:PCA与t-SNE的关键概念与核心原理在当今数据驱动的世界中,数据维度的增多带来了计算复杂性和存储挑战,同时也可能导致模型性能下降,这一现象被称为“维度诅咒”(CurseofDimensionality)。降维作为一种重要的特征提取和数据预处理技术,旨在通过减少数据的维度,保留其主要信息,从而简化数据处理过程,并提升模型的性能。本文将深入探讨两种广泛应用于无监督学习中的降
猿享天开
·
2025-03-21 13:25
人工智能数学基础专讲
人工智能
机器学习
无监督学习
降维
BRAM消耗与FIFO的关系:有效利用
FPGA
资源的策略
BRAM消耗与FIFO的关系:有效利用
FPGA
资源的策略引言在
FPGA
设计中,BRAM(BlockRAM)是用于存储数据的重要资源。有效管理和利用BRAM对于实现高性能数字系统至关重要。
kanhao100
·
2025-03-21 12:11
HLS
fpga开发
基于
FPGA
的DDS连续FFT 仿真验证
基于
FPGA
的DDS连续FFT仿真验证1摘要本文聚焦AMDLogiCOREIPFastFourierTransform(FFT)核心,深入剖析其在
FPGA
设计中的应用。
toonyhe
·
2025-03-21 11:35
FPGA开发
fpga开发
DDS
FFT
IFFT
无矩阵乘法LLM:效率与性能双突破
此外,基于
FPGA
的硬件优化进一步提升了性能,1.3B参数模型功耗仅为13W,达到人类阅
XianxinMao
·
2025-03-21 08:42
人工智能
矩阵
人工智能
线性代数
高云
FPGA
的管脚约束文件的复制
问:Gowin里面能不能直接拷贝一个管脚约束文件进去用?答:可以直接拷贝,但是拷贝前后两个工程对应的芯片必须要是同一个芯片拷贝方法:第一步:按照被拷贝约束文件对应的芯片新建一个工程,然后将原工程文件夹“src”里面的“.cst”文件拷到新建工程的相同目录下,第二步:回到新建工程目录下,点击芯片名右击,如下图:将“.V”文件和“.cst”文件一同加入这个工程,最后综合,布局布线就可以了,注意:有时拷
在岸上走的鱼
·
2025-03-21 04:08
fpga开发
嵌入式硬件
硬件架构
基础篇
:ArkTS基础语法介绍
前言:目前流行的编程语言TypeScript是在JavaScript基础上通过添加类型定义扩展而来的,而ArkTS则是TypeScript的进一步扩展。TypeScript深受开发者的喜爱,因为它提供了一种更结构化的JavaScript编码方法。ArkTS旨在保持TypeScript的大部分语法,为现有的TypeScript开发者实现无缝过渡,让移动开发者快速上手ArkTS。ArkTS比typeS
言程序plus
·
2025-03-20 20:31
鸿蒙Next开发
javascript
arkts
鸿蒙
FPGA
——DDS原理及代码实现
FPGA
——DDS原理及代码实现一、DDS各参数意义如图,一个量化的32点的正弦波,也就是说一个ROM里存了32个这样的数据,每次读出一个数据要1ms,分别读出1,2,3...30,31,32,共32个点
·
2025-03-20 19:34
《Flutter从入门到实战:手把手构建跨平台应用(万字深度解析)》
一、Flutter
基础篇
:环境搭建与核心概念1.1开发环境配置1.2项目结构深度解析二、核心机制:Widget与渲染原理2.1Widget树构建原理2.2状态管理方案对比三、企业级开发实战3.1工程化架构设计
前端极客探险家
·
2025-03-20 17:05
flutter
MyBatis-Plus核心功能与实战案例
MyBatis-Plus核心功能与实战案例,代码示例基于SpringBoot3.x+MyBatis-Plus3.5.3:一、MyBatis-Plus
基础篇
1.简介与核心优势MyBatis-Plus(MP
千层冷面
·
2025-03-20 16:00
mybatis
java
java-生成二维码,并写入word尾页【
基础篇
】
java-生成二维码,并写入word尾页【
基础篇
】介绍项目框架:SpringBoot项目管理:Maven推荐文章1:java-生成二维码,二维码增加logo,读取二维码推荐文章2:java-生成二维码,
橙-极纪元JJYCheng
·
2025-03-20 10:11
java
word
开发语言
AXI总线之相关应用
AXI总线作为现代SoC设计的核心互连协议,其应用场景极为广泛,覆盖移动设备、AI加速器、
FPGA
、存储控制器等多个领域。
逾越TAO
·
2025-03-19 23:39
fpga开发
硬件工程
笔记
【
FPGA
教程案例31】通信案例1——基于
FPGA
的ASK调制信号产生
FPGA
教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab
·
2025-03-19 23:03
★教程2:fpga入门100例
fpga开发
FPGA教程
ASK调制
verilog
【教程4>第2章>第30节】本章整体思维导图与学习总结
教程4.目录.目录1.本章节目录2.本章节思维导图3.本章节学习案例与实际应用欢迎订阅
FPGA
/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:
fpga
入门100
fpga和matlab
·
2025-03-19 12:39
#
第3章·通信—高阶调制解调
FPGA
教程4
学习总结
高阶调制解调
算力未来演进与多场景创新
从技术架构层面来看,异构计算通过整合CPU、GPU、
FPGA
等多元芯片实现性能跃升,边缘计算则借助分布式节点降低时延并提升响应效率,而量子计算在特定领域的指数级加速潜力已进入验证阶段。
智能计算研究中心
·
2025-03-19 11:06
其他
FPGA
中级项目3——IP核之时钟管理单元
FPGA
中级项目3——IP核之时钟管理单元时钟还需要管理?什么是时钟管理单元?我们常熟知
FPGA
本身有晶振单元,源源不断的提供的50Mhz的频率波。但是这样往往无法满足一些设计需求。
霖00
·
2025-03-17 18:23
fpga开发
经验分享
嵌入式硬件
fpga
网络
时序数据库
【从零开始学习计算机科学】硬件设计与
FPGA
原理
硬件设计硬件设计流程在设计硬件电路之前,首先要把大的框架和架构要搞清楚,这要求我们搞清楚要实现什么功能,然后找找有否能实现同样或相似功能的参考电路板(要懂得尽量利用他人的成果,越是有经验的工程师越会懂得借鉴他人的成果)。如果你找到了的参考设计,最好还是先看懂并理解,这一方面能提高我们的电路理解能力,而且能避免设计中的错误。在开始做硬件设计前,根据自己的项目需求,可以去找能够满足硬件功能设计的,有很
贫苦游商
·
2025-03-17 06:21
【从零开始学习计算机】硬件设计
fpga开发
学习
数字逻辑
verilog
HDL
硬件设计
硬件工程
JavaEE系统架构师学习路线(
基础篇
)
大纲:第1阶段(Java程序员)-Java语言基础第2阶段(Java初级软件工程师)-JSP、Servlet、HTML、CSS、JS、Bootstrap、XML、AJAX、MySQL、SQLServer、Oracle第3阶段(Java中级软件工程师)-Struts2、Spring、Hibernate、SpringMVC、Mybatis、Shiro、JVM第4阶段(Java高级软件工程师)-WebS
淘小五
·
2025-03-17 00:08
【无标题】采集板设计
设计包含16片AD9680ADC和XilinxXC7V690
FPGA
的电路板需要解决高速数据接口、电源管理、时钟同步及PCB布局等关键挑战。
weixin_42366388
·
2025-03-16 21:46
测试工具
AI编程篇-python
基础篇
转型AI算法后的总结-python
基础篇
python基础AI算法工程师的日常开发工作离不开python这门语言。python的优点:开源免费、简单易学、丰富的库。
cv工程师(ctrl+c\v)
·
2025-03-16 13:18
AI编程
python
Redis7——进阶篇(四)
基础篇
:Redis(一)Redis(二)Redis(三)Redis(四)Redis(五)Redis(六)Redis(七)Redis(八)进阶篇:Redis(九)Redis(十)Redis(十一)接上期内容
啥也不会的小神龙·
·
2025-03-16 06:59
Redis系列
redis
缓存
学习
redis经典面试题
HIVE开窗函数
ETL,SQL面试高频考点——HIVE开窗函数(
基础篇
)目录标题ETL,SQL面试高频考点——HIVE开窗函数(
基础篇
)一,窗口函数介绍二,开窗函数三,分析函数分类1,排序分析函数:实列解析对比总结2.
Cciccd
·
2025-03-16 02:31
sql
hive
FPGA
为何要尽量减少组合逻辑的使用
在
FPGA
设计中,组合逻辑的使用确实需要谨慎,尤其是要尽量减少它的复杂性。这并不是因为组合逻辑本身不好,而是因为它在实际应用中容易引发一系列问题,而这些问题往往与
FPGA
的设计哲学和硬件特性相冲突。
昇柱
·
2025-03-15 23:37
fpga开发
跟着黑马学MySQL
基础篇
笔记(4)-多表查询
37.多表查询-多表关系介绍多表关系概述项目开发中,在进行数据库表结构设计时,会根据业务需求及业务模块之间的关系,分析并设计表结构,由于业务之间相互关联,所以各个表结构之间也存在着各种联系,基本上分为三种:一对多(多对一)多对多一对一一对多(多对一)案例:部门与员工的关系关系:一个部门对应多个员工,一个员工对应一个部门实现:在多的一方建立外键,指向一的一方的主键多对多案例:学生与课程的关系一个学生
小杜不吃糖
·
2025-03-15 18:37
mysql
笔记
鸿蒙HarmonyOS实战开发:TypeScript-类型推论【
基础篇
】
这节介绍TypeScript里的类型推论。即,类型是在哪里如何被推断的。基础TypeScript里,在有些没有明确指出类型的地方,类型推论会帮助提供类型。如下面的例子letx=3;变量x的类型被推断为数字。这种推断发生在初始化变量和成员,设置默认参数值和决定函数返回值时。大多数情况下,类型推论是直截了当地。后面的小节,我们会浏览类型推论时的细微差别。最佳通用类型当需要从几个表达式中推断类型时候,会
蜀道衫QAQ
·
2025-03-15 12:45
鸿蒙
鸿蒙基础:TypeScript
harmonyos
华为
typescript
鸿蒙
鸿蒙系统
前端
android
fpga
驱动rgb液晶屏_以ARM+
FPGA
结构驱动高分辨率液晶显示设计与效果测试
摘要:结合ARM操作灵活和
FPGA
实时处理的优点,提出采用ARM+
FPGA
结构驱动高分辨率RGB888液晶显示屏。
奶油小馒头
·
2025-03-15 12:11
fpga驱动rgb液晶屏
基于NXP+
FPGA
轨道交通3U机箱结构远程输入/输出模块(RIOM)
基于NXP+
FPGA
轨道交通6U机箱结构远程输入/输出模块(RIOM)RIOM使得数据通过就近的I/O源输入和输出。也可以直接将I/O源连接到列车计算机(如VCU),可以减少电缆用量从而节约成本。
深圳信迈主板定制专家
·
2025-03-15 11:40
轨道交通
NXP+FPGA
fpga开发
人工智能
大数据
边缘计算
运维
基于NXP+
FPGA
永磁同步电机牵引控制单元(单板结构/机箱结构)
永磁同步电机牵引控制单元(单板结构/机箱结构)永磁同步电机牵引控制单元(TCU-PMSM)用于牵引逆变器-永磁同步电机构成的牵引电传动系统,采用轴控方式。执行高性能永磁同步电机复矢量控制策略,具有响应迅速、有效可靠的防空转·滑行控制功能以及平稳、无冲击的带速重投技术。最大转矩电流比(MTPA)控制和弱磁控制用于轨道交通领域的PMSM的控制目标为:控制牵引电机提供足够大的转矩;控制牵引电机在保持恒定
深圳信迈主板定制专家
·
2025-03-15 11:40
轨道交通
NXP+FPGA
fpga开发
边缘计算
人机交互
嵌入式硬件
人工智能
全国产飞腾+
FPGA
架构,支持B码+12网口+多串电力通讯管理机解决方案
行业痛点:中国的电力网络已经成为当今世界覆盖范围最广、结构最为复杂的人造科技系统。随着国家和各部委颁布了一系列法律法规,如国家颁布的《中华人民共和国网络安全法》、工信部颁布的《工业控制系统信息安全防护指南》、发改委颁布的14号令《电力监控系统安全防护规定》、国家能源局颁布的《关于印发电力监控系统安全防护总体方案等安全防护方案和评估规范的通知》,凸显了电力行业的网络安全防护工作的重要性。基于电力行业
深圳信迈科技DSP+ARM+FPGA
·
2025-03-15 11:06
飞腾+FPGA
电力新能源
fpga开发
架构
电力通讯管理机
全国产
基于NXP+
FPGA
轨道交通3U机箱结构牵引控制单元
基于NXP+
FPGA
轨道交通异步电机牵引控制单元(TCU-IM)异步电机牵引控制单元(TCU-IM)用于牵引逆变器-异步电机构成的牵引电传动系统,可采用车控或架控方式。
深圳信迈主板定制专家
·
2025-03-15 11:06
轨道交通
NXP+FPGA
X86+FPGA
fpga开发
边缘计算
人工智能
大数据
嵌入式硬件
petalinxu 在zynq的
FPGA
下的ST7735S的驱动配置
spi的接线:【TFT模块排针8】【开发板spi,gpio】【antminers9】VCC-----------3.3V-----------3.3VGND-----------GND-----------GNDBLK(背光)-------GPIO-----------BANK34_L4N_RXD2(w13;j2.12;gpio[2])RST(复位)-------GPIO-----------BA
qqssbb123
·
2025-03-15 11:05
zynq
petalinux
dts
st7735
4644 DCDC 电源芯片典型应用场景分析(详细版)
4644DCDC电源是一款高集成度、四输出的降压型模组稳压器,专为需要低纹波和高效率的供电场合设计,如
FPGA
、DSP等供电。
国科安芯
·
2025-03-14 19:44
科普
fpga开发
Vim忍者速成秘卷:让你的键盘冒出残影の奥义
⚡残影生成术(
基础篇
)"️贴地飞行模式(.vimrc极速配置)settimeoutlen=300"快捷键响应时间压缩至300ms(武士刀级响应)setttyfast"激活终端极速传输模式setlazyredraw
ivwdcwso
·
2025-03-14 10:34
操作系统与云原生
vim
编辑器
程序员忍道
终端美学
效率革命
linux
uniapp,自绘仪表盘组件(
基础篇
)
文章目录一、为什么需要自绘仪表盘?二、准备知识三、实现基础仪表盘1.组件模板结构2.核心绘制逻辑3.样式优化四、使用示例五、核心实现原理六、扩展方向七、常见问题一、为什么需要自绘仪表盘?在物联网、数据监控等场景中,仪表盘是常见的数据可视化组件。uniapp的组件市场虽然有许多现成方案,但自绘组件具有以下优势:完全掌控视觉效果无依赖零冗余高性能Canvas渲染轻松适配多端二、准备知识基础Canvas
智驾
·
2025-03-13 18:41
uniapp项目实战
uni-app
仪表
(
基础篇
)
本篇可以快速了解React的基础语法,便于遗忘时快速复习,里面的小案例通俗易懂,没有废话,只有简单、简单、还是简单!目录一、为什么要学React?二、React入门三、JSX语法1、使用JSX创建元素2、为什么在脚手架中可以使用JSX语法3、嵌入JS表达式4、JS条件渲染5、JS列表渲染6、样式处理四、React组件1、函数创建组件2、类组件3、抽离成单独的JS文件五、React事件处理1、事件绑
一朵好运莲
·
2025-03-13 06:11
react.js
前端
前端框架
[Vivado] IP核学习之Block Memory Generator
BlockMemoryGeneratorIP核是一种高级内存构造器,可使用Xilinx
fpga
中的嵌入式块RAM资源来生成面积和性能优化的内存空间。BlockMemoryGener
奕天者
·
2025-03-12 23:20
FPGA学习
学习
fpga开发
ip
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他