FPGA学习之路第10页

eFPGA设计开源框架 FABulous 系列（二）Fabric建模语法解析

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。

雪天鱼·2024-02-01 22:34

Revit学习之路01_Revit基础

序言：此分类记录自己的Revit学习之路。初学者难免一叶障目，不见泰山，欢迎一起交流学习！Revit介绍Revit专为建筑信息模型(BIM)构建的一款建模软件。

bachixunyanpu8626·2024-02-01 21:58

近日总结与反思

等这周稳定下来，要准备我的继续学习之路，一是英语（启蒙和新概念），一是国学，晚上要看家庭教育和写日记。对于我的孩子的教育，我已经跟孩子们开会介绍了我正在做的事情并对他们寄予

岫華·2024-02-01 16:13

Golang学习之路一环境搭建

Golang学习之路一环境搭建前些天发现了一个巨牛的人工智能学习网站，通俗易懂，风趣幽默，忍不住分享一下给大家。

beyond阿亮·2024-02-01 15:19

Golang学习之路一开山篇

Golang学习之路一开山篇初识Golang我第一次接触Golang是在2016年,当时在深圳工作,项目需要用Golang,当时在犹豫要不要学还是走,毕竟Java开发搞了很多年了,说放弃还是有难度的,其实也不是放弃

beyond阿亮·2024-02-01 15:49

阿Q的Linux运维学习之路（day6-2）-Linux文件管理-拷贝、移动命令

拷贝命令cpLinux的拷贝命令就好像我们Windows系统里面的复制粘贴一样语法格式：cp[OPTION]…SOURCE…DIRECTORY命令：cp选项：-v:详细显示命令执行的操作-r:递归处理目录与子目录-p:保留源文件或目录的属性参数：路径例：[root@localhost~#cpfile/tmp/将当前目录下的file文件拷贝至/tmp/目录下[root@localhost~]#cpf

叫我阿Q_·2024-02-01 11:39

Verilog双边沿采样触发器 HDLBitDualedge

见此博文FPGA中如何实现

闲庭信步sss·2024-02-01 10:51

【AG32VF407】国产MCU+FPGA，更新官方固件解决8Mhz内部晶振不准，Verilog实测7.9Mhz！

视频讲解[AG32VF407]国产MCU+FPGA，更新官方固件解决8Mhz内部晶振不准，Verilog实测7.9Mhz！

LitchiCheng·2024-02-01 10:51

Verilog实现上升、下降沿检测 FPGA

Verilog实现上升、下降沿检测源文件`timescale1ns/1psmoduletop(inputclk,//时钟信号inputrst_n,//复位信号，低电平有效inputsignal//待检测信号);wireposedge_get;//检测到上升沿标志wirenegedge_get;//检测到下降沿标志regsignal_buff_1;//输入数据缓冲1regsignal_buff_2;

四臂西瓜·2024-02-01 10:19

【AG32VF407】国产MCU+FPGA Verilog双边沿检测输出方波

视频讲解[AG32VF407]国产MCU+FPGAVerilog双边沿检测输出方波实验过程本次使用使用AG32VF407开发板中的FPGA，使用双clk的双边沿进行检测，同步输出方波同时可以根据输出的方波检测

LitchiCheng·2024-02-01 10:18

FPGA高端项目：Xilinx Artix7系列FPGA 多路视频缩放拼接工程解决方案提供4套工程源码+技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案我已有的FPGA视频拼接叠加融合方案本方案的XilinxKintex7系列FPGA

9527华安·2024-02-01 10:58

相片修复框架-GFPGAN

一GFPGAN介绍GFPGAN是一个由腾讯ARC团队开发的用于人脸图像生成和优化的GAN模型。

qyhua·2024-02-01 10:58

【 USRP 相控阵】X波段相控阵开发平台用户指南

FMCA-EBZAD9081MxFEEvaluationBoard,https://www.analog.com/eval-ad9081AD9081的全功能评估板使用ACE软件进行控制的PC软件HMC7044的板载时钟用于管理套件和FPGA

东枫科技·2024-02-01 09:51

基于fpga的数字时钟开发

1、题目要求2、程序代码moduleclock(inputclk,//时钟inputrst,//复位键inputwiremonth_adj,inputwireday_adj,input[0:4]key,//按键输入input[0:0]qiehuan,output[0:7]seg_cs,//数码管位选output[0:7]seg_data0,//前四个数码管output[0:7]led,output

卡莫西夫的忧伤·2024-02-01 09:45

《成长边界》

1：最好的学习之路“道阻且长”，不仅进度缓慢，而且在眼下也可能表现不佳，而这些困难正是为了让人在之后表现得更好2：经济学家认为，那些让学生们短期痛苦但是长远获益的教授，正是通过“建立联系”的提问方式实现了

艳子姐姐·2024-02-01 08:23

Centos慢慢长大（一）

2、原材料准备2.1我将在虚拟机中开始我的Centos学习之路，我选择的虚拟机软件如图1所示图2.1这个软件网上有

上官义飞·2024-02-01 07:43

2020-R18-区块链技术与应用

日，中本聪发布了比特币系统并挖掘出了第一个区块即创世区块；2010年5月22日，第一笔线下交易，1万个比特币买了一个价值25美元的披萨，单价为0.25美分；2、挖矿芯片经历了四个阶段，CPU、GPU、FPGA

12_德德·2024-02-01 05:29

【INTEL（ALTERA）】错误：*.onchip_flash_0：UFM 扇区不支持“隐藏”模式。请更新访问模式设置

说明由于英特尔®Quartus®PrimeStandardEdition软件版本22.1存在一个问题，当您针对10FPGACompact变体英特尔®MAX®在片上闪存英特尔®FPGAIP中选择单压缩映像配置模式时

神仙约架·2024-02-01 02:59

【INTEL（ALTERA）】为什么Nios® V 应用程序项目构建失败，并且观察到“找不到 -lstdc++”消息？

GCCv10.1.0-1.1工具链（WindowsBuild）中缺少多libarch/abi-to-directory映射，在Windows中使用命令“make-C”在Windows中构建Nios®V/m处理器英特尔FPGAIP

神仙约架·2024-02-01 02:28

解决github慢的问题

githubproxy代理加速gitclone.comgithub镜像或加速网站例如：gitclonehttps://ghproxy.com/https://github.com/TencentARC/GFPGAN.git

ImSEten·2024-01-31 22:46

APUE学习之路（进程间通信IPC）

进程间通信（IPC）分为PIPE（管道）、Socket（套接字）和XSI（SystemV）。XSI又分为msg（消息队列）、sem（信号量数组）和shm（共享内存）。这些手段都是用于进程间通讯的，只有进程间通讯才需要借助第三方机制，线程之间的通讯是不需要借助第三方机制的，因为线程之间的地址空间是共享的。文章目录管道XSI消息队列（msg）信号量共享存储管道管道分为命名管道（FIFO）和匿名管道（P

天连水尾水连天·2024-01-31 22:34

UE4学习之路【一】制作一个第三人称游戏角色

UE4学习之路这个系列是我学习到UE4引擎的使用及相关开发技术之后，为了巩固自己学到的知识以及记录学习过程开创的学习记录系列博文，后期将不再赘述。

IceinCloud·2024-01-31 21:07

Xilinx FIFO Generator 需要注意BRAMs的资源消耗

XilinxFIFOGenerator需要注意ActualDepthXilinxFIFOGenerator需注意非对称位宽XilinxFIFOGenerator需要注意BRAMs的资源消耗事出有因原以为选用了一个BRAM资源为16M的FPGA

ShareWow丶·2024-01-31 19:14

FPGA存储块，有没有使能Primitives output Register作用

在FPGA中，ROM,RAM存储块在IP核配置中都有一个配置选项：PrimitivesoutputRegister，比如下图的romIP核配置界面接下来以RAM读写为例，我这里RAM的第一个数值为1，我们观察第一个数值的位置即可看出这个

ChipChatter·2024-01-31 19:13

电子信息找工作选fpga还是嵌入式？

电子信息找工作选fpga还是嵌入式？

枪哥玩转嵌入式·2024-01-31 17:24

我的新媒体学习日记

转眼快2个月过去了，我的新媒体学习之路也刚刚结束了一个节点，开启了另一个重要的旅程。

漫生杂谈·2024-01-31 16:24

ZYNQ系列PL配置加载流程

寒听雪落·2024-01-31 14:10

【Xilinx】开发环境（二）- Petalinux环境安装

此系列博客，仅对Xilinx平台PS端（ARM部分）开发做介绍，不对PL(FPGA)做过多介绍。

有意思科技·2024-01-31 14:37

OpenMIPS用verilog实现

最近在研究FPGA的开发，于是需要用到Verilog。但是手头上只有一台M1芯片的Mac

闻林禹·2024-01-31 13:24

【数字IC精品文章收录】近500篇文章-学习路线-基础知识-接口-总线-脚本语言-芯片求职-安全-EDA-工具-低功耗设计-Verilog-低功耗-STA-设计-验证-FPGA-架构-AMBA-书籍-

数字IC全站文章索引demo版（建议收藏慢慢看）*一、项目说明*1.1索引目的1.2收录原则1.3投稿方式1.4版本迭代二、数字IC学习路线三、通用技能篇*3.1数字电路3.2硬件描述语言(Verilog)3.3linux操作系统3.4C语言3.5微机原理3.6汇编语言3.7计算机组成原理3.8计算机体系架构3.9STA静态时序分析3.10SystemVerilog3.11UVM3.12SVA3.

程序员负总裁·2024-01-31 10:05

读书感悟

在堂姐的鼓励下，一开始我每天能坚持读一小章，后来读着读着学习力被完全拨动，有时能连续读一两个小时，就这样我开启了我的经典学习之路。

六月溪·2024-01-31 09:26

「线上分享」采用Zynq系列FPGA实现NDI AV over IP 应用

LiveVideoStack_·2024-01-31 08:26

【FPGA原型验证】附录基础知识：FPGA/CPLD基本结构与实现原理

聚焦XilinxISE介绍Xilinx公司及其产品的基本情况，并在此基础上描述了CPLD和FPGA的内部结构及基本原理。

Hcoco_me·2024-01-31 07:52

STM32与FPGA实现以太网功能--web、UDP、tcp测试

web网管程序在ETH工程已经做好并验证完成了，现在STM32+FPGA实现ping功能，那么web功能应该一样能实现问题1：浏览器输入192.168.1.30，能出现登入界面，但是输入密码点击没反应，

weixin_41719055·2024-01-31 07:22

[AG32VF407]国产MCU+FPGA Verilog编写控制2路gpio输出不同频率方波实验

视频讲解[AG32VF407]国产MCU+FPGAVerilog编写控制2路gpio输出不同频率方波实验实验过程根据原理图，选择两个pin脚作为输出修改VE文件，clk选择PIN_OSC，使用内部晶振8Mhz

LitchiCheng·2024-01-31 07:51

GD32F30x SPI转CAN 从机实现

通信不同于串口等全双工通信，主机在发送数据的同时也能得到从机传送的数据，所以SPI通信是同步的，从机要想发送数据给主机，必须等主机主动发送时钟来读取；所以主机要想读取从机的数据必须发送2帧数据才能读取到想要的结果（不同与FPGA

kensey·2024-01-31 07:18

呼吸灯--FPGA

目录1.breath_led.v2.tb_breath_led.v呼吸灯就是从完全熄灭到完全点亮，再从完全点亮到完全熄灭。具体就是通过控制PWM的占空比控制亮灭程度。绘制PWM波的步骤就是，首先灯是在第一个时钟周期保持高电平熄灭状态，在第二个时钟周期保持1/10个时钟周期的低电平，其余都是高电平。在第3个时钟周期保持2/10的低电平，剩余都是高电平，依次绘制下去直到第11个时钟周期在一个周期内都是

sendmeasong_ying·2024-01-31 07:47

FPGA芯片的可重构技术

FPGA可重构技术就是通过上位机控制在FPGA运行过程中加载不同的Bitstream文件，FPGA芯片根据文件内的不同逻辑将内部的资源全部或部分进行重新配置以达到多种功能任务动态切换的目标，从而提高了使用

程老师讲FPGA·2024-01-31 07:13

国内外FPGA主要厂商和其主要芯片

前言随着人工智能的普及，在落地过程中由于需要实时处理大批量的图片和视频数据，在硬件设计过程中，fpga都会作为硬件架构中的周转，所以近年来fpga工程师的需求越来越大，本文旨在归纳一下目前市场主流的fpga

程老师讲FPGA·2024-01-31 07:13

FPGA学习日志：Verilog仿真文件的写法

目录一、Verilog与仿真1.1Verilog的概念1.2仿真与仿真文件1.3仿真的重要性二、Verilog仿真文件的写法2.1搭建模块2.2标记模块名称2.3定义输入输出变量2.4初始化initial代码段2.5一些注意事项三、仿真文件编码实践-三八译码器3.1测试文件3.2仿真文件一、Verilog与仿真1.1Verilog的概念Verilog是一种硬件描述语言（HardwareDescri

长安er·2024-01-31 04:43

qt5-入门-组件布局

参考：Qt学习之路_w3cschool本地环境：win10专业版，64位组件布局绝对定位：给出确切的坐标值和尺寸，缺点是当用户改变窗口大小时，需要写函数响应变化（或者禁止用户改变大小）布局：只要把组件放入一种布局中

陆沙·2024-01-31 01:00

qt5-入门

参考：qt学习指南Qt5和Qt6的区别-CSDN博客Qt学习之路_w3cschoolQt教程，Qt5编程入门教程（非常详细）本地环境：win10专业版，64位技术选择Qt5力推QML界面编程。

陆沙·2024-01-31 01:28

天赋与汗水

学习之路，师傅领进门，修

黑与红·2024-01-31 01:07

疫情的这30天，我是这样度过的…

正是体验到阅读的力量，我也希望自己可以用知识影响到和我一样需要的人，于是我报名了正式训练营开始了学习之路。由于课程是到2月10号开营，而恰逢过年期间，我可以有时间放纵

郭梓沐·2024-01-31 01:19

给大家推荐一款非常好用的双路FOC开发板(AuroraFOC)

作者：公众号FPGA之旅二.PCB介绍STM32F405RGT6主控两路FOC电机驱动，支持MR30和SH1.0两种接口，四路电流采样电路,两路SPI/IIC编码器接口USB接口CAN接口外部FL

FPGA之旅·2024-01-30 21:06

旋转编码器SIQ-02FVS3驱动(AuroraFOC)

开发环境STM32CubeMXHAL库Clion作者:FPGA之旅(ValentineHP)二.原理(图)介绍旋转编码器按键原理图如下，它有左旋转、右旋转和按下这三种状态。