E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA学习教程
嵌入式开发行业会不会也变成java行业?
如果你有兴趣进入嵌入式行业,我可以向你推荐一套全面的
学习教程
,其中包括编程教学、问题视频讲解、毕设案例以及语言类教学等内容。评论
枪哥玩转嵌入式
·
2023-12-20 22:37
单片机
编程
stc
嵌入式硬件
嵌入式实时数据库
Linux
学习教程
(第十四章 Linux系统服务管理)二
第十四章Linux系统服务管理(二)九、Linux如何查看CPU运行状态?CPU是影响Linux性能的主要因素之一,本节将介绍几个可以用来查看CPU性能的命令。1、LinuxCPU性能分析:vmstat命令vmstat命令可以显示关于系统各种资源之间相关性能的简要信息,在《十二二十二:Linuxvmstat命令详解:监控系统资源》一节中,我们已经对此命令的基本格式和用法做了详细的介绍,因此不再赘述
别致的SmallSix
·
2023-12-20 19:45
Linux
linux
学习
spring
SAP UI5 应用开发教程之七十九 - 采用测试驱动开发理念(Test Driven Development)进行 SAP UI5 应用的功能开发(一)试读版
一套适合SAPUI5初学者循序渐进的
学习教程
教程目录SAPUI5本地开发环境的搭建SAPUI5应用开发教程之一:HelloWorldSAPUI5应用开发教程之二:SAPUI5的引导过程BootstrapSAPUI5
JerryWang_汪子熙
·
2023-12-20 18:08
FPGA
实现 TCP/IP 协议栈 客户端 纯VHDL代码编写 提供4套vivado工程源码和技术支持
目录1、前言版本更新说明免责声明2、相关方案推荐我这里已有的以太网方案1G千兆网TCP-->服务器方案10G万兆网TCP-->服务器+客户端方案常规性能支持多节点
FPGA
资源占用少数据吞吐率高低延时性能
9527华安
·
2023-12-20 17:39
菜鸟FPGA以太网专题
fpga开发
tcp/ip
网络协议
客户端
网络通信
VHDL
FPGA
实现 LeNet-5 卷积神经网络 数字识别,提供工程源码和技术支持
目录1、前言LeNet-5简洁基于Zynq7020的设计说明PL端
FPGA
逻辑设计PS端SDK软件设计免责声明2、相关方案推荐卷积神经网络解决方案
FPGA
图像处理方案3、详细设计方案PL端:ov7725
9527华安
·
2023-12-20 17:35
FPGA
卷积神经网络
菜鸟FPGA图像处理专题
fpga开发
cnn
人工智能
LeNet-5
数字识别
卷积神经网络
【一】
FPGA
实现SPI协议之SPI协议介绍
【一】
FPGA
实现SPI协议之SPI协议介绍一、spi协议解析spi协议有4根线,主机输出从机输入MOSI、主机输入从机输出MISO、时钟信号SCLK、片选信号SS\CS。一般用于主机和从机之间通信。
@晓凡
·
2023-12-20 16:36
FPGA学习之路
fpga开发
高速口相关知识
一.不通系列
fpga
对高速口的叫法不一样:artix7——GTPkintex7——GTXvirtex7——GTH二.高速口的架构基本一致————4对rx/tx对+1个时钟模块(包含4个cpll+1个Qpll
燎原星火*
·
2023-12-20 16:04
fpga开发
FPGA
未解之谜
一.ila一会能加载出波形,一会加载不出波形——在自己做的v7开发板中遇到,其他开发板从未遇到过1.小梅哥说:可能与硬件jtag连接不稳定导致。
燎原星火*
·
2023-12-20 16:32
fpga开发
zynqmp Linux + 裸机 (A53-0 Linux,A53-1 2 3 裸机大数据量实时处理,R5-0 协议处理,R5-1 屏幕显示逻辑等)填坑笔记
fpga
和arm采用预留内存的方式,采用neon协处理器只能做到250M/S的速度,预留内存采用mmap的方式,当读取内存页的时候采用缺页中断的方式,导致速度拖沓而且预留内存没有进行Linux系统的内存管理
小坏坏_
·
2023-12-20 15:38
Zynq
UltraScale+
fpga开发
vivado 创建合成约束
AMD
FPGA
包括许多可以以多种不同方式使用的逻辑功能。你的需要约束来引导合成引擎找到满足所有设计的解决方案实现结束时的需求。
cckkppll
·
2023-12-20 14:26
fpga开发
JAVA基础入门 新手必学【飞翔的小鸟】
简单易懂的
学习教程
,不管你是刚入门的java新手,还是程序员,都可以学习本套教程来加深和巩固你的知识!
从木知声
·
2023-12-20 13:56
MCU Pin2Pin w STM32,
FPGA
Pin2Pin w Altera
1Deviceoverview1.1IntroductionTheAG32familyof32-bitmicrocontrollersisdesignedtooffernewdegreesoffreedomandrichcompatibleperipherals,andcompatiblepinandfeaturestoMCUusers.AG32productseriesofferssupreme
Embeded_FPGA
·
2023-12-20 10:35
MCU
FPGA
CPLD
RISC-V
CLK
AD采集卡设计方案:630-基于PCIe的高速模拟AD采集卡
北京太速科技,产品固化
FPGA
逻辑,适配2路1Gsps/2路2Gsps采集,实现PCIe的触发采集,单次采集容量2GB,开源的PCIeQT客户端软件,用户可以在很短的时间内完成采集器程序的开发,如连续信号采集
hexiaoyan827
·
2023-12-20 05:52
fpga开发
高速数据采集系统
实验室数据采集
高速模拟AD采集卡
AD采集卡
模拟适配器设计方案:360-基于10G以太网的模拟适配器
产品固化
FPGA
逻辑,适配8路125M
hexiaoyan827
·
2023-12-20 05:22
高速数据采集系统
模拟适配器
多路AD的数据采集
数据处理算法
万兆网络的触发采集
AD采集卡设计方案:130-基于PCIe的中速模拟AD采集卡
产品固化
FPGA
逻辑,适配8路125Msps/4路250Msps/2路500Msps/1路1Gsps采集,实现PCIe的触发采集,单次采集容量2GB,开源的PCIeQT客户端软件,用户可以在很短的时间内完成采集器程序的开发
hexiaoyan827
·
2023-12-20 05:22
fpga开发
高速数据采集系统
中速模拟AD采集卡
AD采集卡
实验室数据采集
存储计算服务器
FPGA
实现PID控制算法(含仿真)
那么本篇文章将简要介绍一下算法的原理,然后带大家使用
FPGA
来实现(C语言实现过程特别简单)。二.PID算法PID取自比例、积分、微分三个英文字母的首字母。意味着算法由这三部分组成。
FPGA之旅
·
2023-12-19 22:33
FPGA
fpga开发
PID
Aurora8B10B(一) 从IP配置界面学习Aurora
一.简介哈喽,大家好,好久没有给大家写
FPGA
技术的文章,是不是已经忘记我是做
FPGA
的啦,O(∩_∩)O哈哈~。
FPGA之旅
·
2023-12-19 22:33
FPGA
高速接口
tcp/ip
学习
fpga开发
Aurora8B10B
【FMC141】基于VITA57.4标准的4通道2.8GSPS 16位DA播放子卡(2片DAC39J84)
通道2.8GSPS/2.5GSPS/1.6GSPS采样率16位DA播放FMC子卡,该板卡为FMC+标准,符合VITA57.4与VITA57.1规范,16通道的JESD204B接口通过FMC+连接器连接至
FPGA
北京青翼科技
·
2023-12-19 19:29
fpga开发
图像处理
信号处理
arm开发
组里新来了个00后,真卷不过....
资源分享:耗时200+小时精选的「软件测试」资料包软件测试
学习教程
推荐:火遍全网的《软件测试》教程现在的小年轻真的卷得过分了,真是完全不把自己当人啊····都说00后躺平了,但是有一说一,该卷的还是卷。
自动化测试学习官
·
2023-12-19 18:02
职场和发展
软件测试
自动化测试
程序人生
面试
面试遇到了接口分析和测试用例分析题,该如何下手?
资源分享:耗时200+小时精选的「软件测试」资料包软件测试
学习教程
推荐:火遍全网的《软件测试》教程只要有软件产品的公司百分之九十以上都会做接口测试,要做接口测试的公司那是少不了接口测试工程师的,接口测试工程师相对于其他的职位又比较轻松并且容易胜任
自动化测试学习官
·
2023-12-19 18:02
压力测试
python
单元测试
自动化测试
软件测试
面试
测试用例
测试用例设计方法六脉神剑——第五剑:化气为型,场景用例破云
资源分享:耗时200+小时精选的「软件测试」资料包软件测试
学习教程
推荐:火遍全网的《软件测试》教程1引言前几篇文章主要针对单点功能的测试用例设计方法展开介绍。
自动化测试学习官
·
2023-12-19 18:31
压力测试
python
单元测试
职场和发展
软件测试
测试用例
跳槽
Postman如何设置成中文?(汉化)
资源分享:耗时200+小时精选的「软件测试」资料包软件测试
学习教程
推荐:火遍全网的《软件测试》教程1.点击下方这个链接,进入gitee,在里面下载一个插件Releases·hlmd/Postman-cn
自动化测试学习官
·
2023-12-19 18:31
压力测试
python
单元测试
自动化测试
软件测试
postman
测试工具
测出Bug就完了?从4个方面教你Bug根因分析
资源分享:耗时200+小时精选的「软件测试」资料包软件测试
学习教程
推荐:火遍全网的《软件测试》教程1、现状及场景1.缺失bug根因分析环节工作10年,虽然不是一线城市,也经历过几家公司,规模大的、规模小的都有
豆子熊.
·
2023-12-19 17:07
压力测试
python
单元测试
软件测试
开发语言
bug
jmeter
年底了,千万不要跳槽..
资源分享:耗时200+小时精选的「软件测试」资料包软件测试
学习教程
推荐:火遍全网的《软件测试》教程从时间节点上来看,3月、4月是每年跳槽的黄金季!
豆子熊.
·
2023-12-19 17:37
跳槽
单元测试
面试
职场和发展
功能测试
自动化测试
软件测试
pytest-rerunfailures:优化测试稳定性的失败重试工具
资源分享:耗时200+小时精选的「软件测试」资料包软件测试
学习教程
推荐:火遍全网的《软件测试》教程1、前言笔者在执行自动化测试用例时,会发现有时候用例失败并非代码问题,而是由于服务正在发版,导致请求失败
豆子熊.
·
2023-12-19 17:36
压力测试
python
单元测试
软件测试
测试工具
自动化测试
性能测试
Linux
学习教程
(第十四章 Linux系统服务管理)一
第十四章Linux系统服务管理(一)什么是系统服务?服务是在后台运行的应用程序,并且可以提供一些本地系统或网络的功能。那么,Linux中常见的服务有那些,这些服务怎么分类,服务如何启动,服务如何自启动,服务如何查看?这些就是本章要解决的主要问题。其实服务管理并不难,但是Linux中服务的分类比较多,而且每种服务又有多种启动和自启动方法,所以容易混淆。同时,常见网络服务的端口号也是必须掌握的基础知识
别致的SmallSix
·
2023-12-19 14:49
Linux
linux
学习
运维
vivado sdk mem超出
local_memory_ilmb_bram_if_cntlr_Mem_microblaze_0_local_memory_dlmb_bram_if_cntlr_Mem’overflowedby4288bytesuartC/C++Problem问题的产生:
fpga
花椒且喵酱
·
2023-12-19 12:16
FPGA
vivado
sdk
基于
FPGA
的视频接口之高速IO(CML)
FPGA
的高速IO接口GTX,可完美覆盖CML的速度范围。应用应
Eidolon_li
·
2023-12-19 10:26
基于FPGA的视频接口驱动
fpga开发
超低延时4K级可定制化专业视觉计算平台
4K30ISPIP,ISP延时0.7ms>内置GigEvisionIP支持GigEVision2.0、GenICamV2.4.0标准,支持用户自定义XML描述文件>内置工业机器视觉行业标准的U3visonIP>基于
FPGA
深圳信迈科技DSP+ARM+FPGA
·
2023-12-19 10:23
ZYNQ
fpga开发
fpga图像处理
建立SOPC工程后软件编译时报错rwdata is not within region ram解决办法
工程时使用了片上的存储器(onchipmemory)作为CPU(NIOSII)的程序和数据存储器,存储器的大小设置为4096,此时硬件编译能通过,在开发软件时,eclipse报错如下:c:/intel
fpga
向阳花木木
·
2023-12-19 10:10
FPGA设计
FPGA
时序分析与时序约束(二)——时钟约束
时序路径三、时序约束的方式三、时钟约束3.1主时钟约束3.2虚拟时钟约束3.3衍生时钟约束3.4时钟组约束3.5时钟特性约束3.6时钟延时约束一、时序约束的步骤上一章了解了时序分析和约束的很多基本概念(
FPGA
STATEABC
·
2023-12-19 08:45
#
FPGA时序分析与约束
fpga开发
FPGA
verilog
时序约束
时序分析
ug871 Lab1
实验步骤Step1:创建一个新的工程点击VitisHLS的图标在HLS界面上点击CreateProject输入项目名字为fir_prj将项目目录修改为E:\
FPGA
\UG871\Lab1点击Next指定
伏羲天源
·
2023-12-19 03:51
#
FPGA
fpga
【NI-RIO入门】扫描模式
于NIKB摘录所有CompactRIO设备都可以访问CompactRIO扫描引擎和LabVIEW
FPGA
。CompactRIO904x系列是第一个引入DAQmx功能的产品线。
東方神山
·
2023-12-19 02:07
CompactRIO
labview
FPGA
直方图操作
直方图概念和分类图像直方图用作数字图像中色调分布的图形表示。它绘制了每个色调值的像素数。通过查看特定图像的直方图,观看者将能够一目了然地判断整个色调分布。图表的水平轴代表色调变化,而垂直轴代表该特定色调的像素总数。水平轴的左侧表示暗区,中间表示中间色调值,右侧表示亮区。纵轴表示在每个区域中捕获的区域大小(像素总数)。因此,非常暗图像的直方图的大部分数据点将位于图的左侧和中心。相反,具有很少黑暗区域
OpenFPGA
·
2023-12-19 01:06
fpga开发
LoadRunner性能测试系统
学习教程
:Vuser发生器(下)
Run-TimeSettings设置Run-TimeSettings设置主要是用于设置在脚本运行过程中脚本运行的策略。在菜单Vuser中选择Run-TimeSettings或按快捷键F4,如图所示。需要注意的设置项有:RunLogic选项卡、Pacing选项卡、ThinkTime选项卡和Miscellaneous选项卡。RunLogic选项卡RunLogic选项卡主要是用来设置运行时脚本迭代的次数
川石课堂软件测试
·
2023-12-19 00:24
京微齐力:基于H7的平衡控制系统(一、姿态解析)
H7P20N0L176-M2H12、MPU6050四、理论简述五、程序设计1、Cordic算法2、MPU6050采集数据3、fir&iir滤波4、姿态解算六、资源消耗&工程获取七、总结前言很久之前,就想用纯
FPGA
千歌叹尽执夏
·
2023-12-19 00:44
京微齐力:FPGA开发
国产FPGA
京微齐力
姿态解析
MPU6050
Xilinx 7系列
FPGA
时钟篇(2)_时钟区域简介
作者:XiaoQingCaiGeGe原文链接上一篇介绍了7系列
FPGA
的整体时钟架构,
FPGA
是由很多个时钟区域组成,时钟区域之间可以通过ClockBackbone和CMTBackbone来统一工作。
苏十一0421
·
2023-12-18 22:55
西南科技大学数字电子技术实验五(用计数器设计简单秒表)
FPGA
部分
4.学会用
FPGA
实现本实验内容。
Myon⁶
·
2023-12-18 22:27
西科大数模电实验
fpga开发
西南科技大学
mutisim
数电实验
数字电子技术
diamond
AMD 自适应和嵌入式产品技术日
注:本文重点关注
FPGA
,SoC相关的产品和技术,对于CPU,GPU产品和技术大多数都是直接略过哈。
tiger119
·
2023-12-18 19:11
芯片
FPGA
fpga开发
嵌入式开发
2019-08-28
FPGA
时序分析基础时钟的建立时间和保持时间时钟沿建立时间和保持时间之间的关系建立时间()是指在时钟上升沿到来之前数据必须保持稳定的时间,保持时间()是指在上升沿到来以后数据必须保持稳定的时间。
monogolue
·
2023-12-18 18:23
python数据分析:对抖音博主视频观看数据分析
小编V:qian97378,即可获取:文章源码/教程/资料/解答等福利,还有不错的视频
学习教程
和PDF电子书!'''
搬砖python中~
·
2023-12-18 15:46
数据分析案例
python
数据分析
音视频
数据挖掘
学习
【物联网】EMQX(二)——docker快速搭建EMQX 和 MQTTX客户端使用
一、前言在上一篇文章中,小编向大家介绍了物联网必然会用到的消息服务器EMQ,相信大家也对EMQ有了一定的了解,那么接下来,小编从这篇文章正式开始展开对EMQ的
学习教程
,本章节来记录一下如何对EMQ进行安装
你个佬六
·
2023-12-18 09:30
➤
EMQX
物联网
docker
容器
转 [Verilog] Quartus II 13.0下载安装和HelloWorld
主页:元存储博客转载自https://blog.csdn.net/qq_38113006/article/details/121569176文章目录总结一、前言QuartusII是Altera的
FPGA
元存储
·
2023-12-18 09:39
fpga开发
紫光
FPGA
学习之常见报错
紫光pangodesignsuite报错:一、4005:[D:/**/rtl/burstORsingle.v(linenumber:47)]Logicforddr_head_addr_rrdoesnotmatchastandardflip-flop.看来看去都没有发现这个定义没有问题呀,检查发现:原来代码:always@(posedgei_clkornegedgerst_n)beginif(!rs
@晓凡
·
2023-12-18 08:49
FPGA学习之路
fpga开发
学习
紫光
FPGA
DDR3 IP使用和注意事项(axi4协议)
紫光DDR3IP使用对于紫光ddr3IP核的使用需要注意事情。阅读ddrip手册:1、注意:对于写地址通道,axi_awvalid要一直拉高,axi_awready才会拉高。使用的芯片型号时PG2L100H-6FBG676,不同的型号IP核接口和axi的握手协议也不一样(一定要注意),这点要注意,这也给我挖了一个很大的坑,一把心酸一把泪啊。下图是上板之后通过debug和jtag_hubIP核抓取的
@晓凡
·
2023-12-18 08:42
FPGA学习之路
fpga开发
FPGA
设计与实战之时钟及时序简介1
文章目录一、时钟定义二、基本时序三、总结一、时钟定义我们目前设计的电路以同步时序电路为主,时钟做为电路工作的基准而显得非常重要。简单的接口电路比如I2C、SPI等,复杂一点接口比如Ethernet的MII、GMII等接口,它们都有一个或多个时钟信号。那么什么是时钟信号?它有哪些特性和参数呢?如上图所示,时钟信号简单而言是一种具有特定频率和确定占空比的周期性重复的数字信号。时钟通常具有以下参数:频率
zuoph
·
2023-12-18 08:22
数字电路
fpga开发
单片机
嵌入式硬件
VHDL实验:基于有限状态机实现秒表
思路分析:参考知乎上的这篇文章
FPGA
|FiniteStateMachine有限状态机,对比两种状态机:1.Mealy型状态机2.Moore型状态机:从这两张图上看,这两种状态机的唯一区别在于决定输出的是什么
非洲蜗牛
·
2023-12-18 08:20
FPGA
fpga开发
VHDL
FPGA
引脚分配的问题
今天在做一个
FPGA
的实验时,在引脚分配时失败了,出现了如下报错:我当时分配的引脚是PIN_AE19,然而奇怪的是我之前并未分配这个引脚,我使用的开发工具是QuartusII9.1WebEdition,
非洲蜗牛
·
2023-12-18 08:20
FPGA
fpga开发
GoWin
FPGA
, GPIO--- startup1
一个Bank只能用一个电压,假如同一个Bank,在引脚里设置不同的电压,编译不过。解释说明2.错误引脚限制以上编译设置会导致编译错误。
Kent Gu
·
2023-12-18 08:50
FPGA
fpga开发
FPGA
简易加减法计算器设计
题目要求:(1)设计10以内的加减法计算器。(2)1个按键用于指定加法或减法,一个用于指定加数或被加数,还有两个分别控制加数或被加数的增加或减少。(3)设置的结果和计算的结果用数码管显示。本实验我还是将其视作Mealy型向量机,具体的见我之前关于秒表的内容:VHDL实验:基于有限状态机实现秒表按照题目意思,有4个键是必不可少的,但我还是决定增加两个推键,本实验状态图如下:S0:初态模式,所有数码管
非洲蜗牛
·
2023-12-18 08:16
FPGA
fpga开发
VHDL
上一页
21
22
23
24
25
26
27
28
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他