FPGA学习教程第63页

python rotatingfilehandler_Python学习教程：报表和日志

Python学习教程：报表和日志导出Excel报表报表就是用表格、图表等格式来动态显示数据，所以有人用这样的公式来描述报表：报表=多样的格式+动态的数据有很多的三方库支持在Python程序中写Excel

weixin_39523835·2023-09-12 18:00

博客摘录「 Xilinx FPGA管脚XDC约束之：物理约束」2023年5月17日

端口名称为数组时，需要用{}括起来，端口名不能为关键字。差分信号约束，只约束P管脚即可，系统自动匹配N管脚约束，当然_P和_N管脚都约束也没有问题；

新生代CV搬运工·2023-09-12 18:33

FPGA之MIO与EMIO

MIO引脚直接连接在PS上，像其他普通ARM一样，不需要通过XPS进行硬件配置，直接通过SDK编程即可。MIO位置是固定好的，功能也是预先定义好的。不需要添加管脚约束。使用EMIO引脚必须通过XPS进行硬件配置，然后在PS部分使用SDK进行编程控制。

新生代CV搬运工·2023-09-12 18:33

Aurora 8B/10B、PCIe 2.0、SRIO 2.0三种协议比较

业界广泛使用的Xilinx公司Virtex-6系列FPGA支持多种高速串行通信协议，本文针对其中较为常用的Aurora8B/10B和PCIExpress2.0，SerialRapidIO2.0三种协议进行了测试及对比分析

长弓的坚持·2023-09-12 17:33

CMake高级用法实例分析（学习paddle官方的CMakeLists）

cmake基础学习教程https://juejin.cn/post/6844903557183832078官方完整CMakeListscmake_minimum_required(VERSION3.0)

雪回·2023-09-12 14:36

基于国产 AＲM + FPGA+Codesys运动控制平台的智能人机交互系统设计

摘要:为了满足继电保护领域智能保护装置显示系统的需求，提出了一种基于国产AＲM处理器和FPGA的智能人机交互系统的设计方案。

深圳信迈科技DSP+ARM+FPGA·2023-09-12 13:38

FPGA原理与结构——时钟IP核的使用与测试

一、前言本文介绍xilinx的时钟IP核ClockingWizardv6.0的具体使用与测试过程，在学习一个IP核的使用之前，首先需要对于IP核的具体参数和原理有一个基本的了解，具体可以参考：FPGA原理与结构

apple_ttt·2023-09-12 12:21

日语五十音图发音表

写在最前面，日语学习过程中有问题加我微信：yz22yk也可以领取日语学习教程日语五十音图发音包括清音、浊音/半浊音、拗音；清音50个音节，加上拨音ん，构成日语五十音；浊音有25个音节；拗音有36个音节；

f40c11be1fb1·2023-09-12 09:23

【虹科案例】虹科脉冲发生器在读出电子测试中的应用

通常最低层由FPGA系统组成，该系统收集多个检测器的数字脉冲并创建数据包以使用光学链路传送到下一层。在这个系统的开发过程中，工程师们通常在他们的实验室中没有

虹科测试测量·2023-09-12 04:55

嵌入式开发之DSP学习

一、ARM、DSP、FPGAARM具有比较强的事务管理功能，可以用来跑界面以及应用程序等，其优势主要体现在控制方面；ARM是32位的单片机，其内部硬件资源的性能较高，可以加载操作系统成为其主要特点，有了操作系统

今年也要加油努力·2023-09-12 03:17

FPGA实现“乒乓操作”

一、“乒乓操作”概述1、结构“乒乓操作”是一种常用于数据流控制的处理技巧，可以实现无缝高速数据流缓存。首先“乒乓操作”这个名字本身就很吸引人，其结构一般是由数据选择器和数据缓冲器构成的，数据缓冲模块可以为任何存储模块，比较常用的存储单元为双口RAM(DPRAM)、单口RAM(SPRAM)、FIFO等。乒乓ram结构：这种结构是将输入数据流通过输入数据选择单元等时地将数据流分配到两个数据缓冲区。通过

apple_ttt·2023-09-11 21:59

[HDLBits] Dualedge

You'refamiliarwithflip-flopsthataretriggeredonthepositiveedgeoftheclock,ornegativeedgeoftheclock.Adual-edgetriggeredflip-flopistriggeredonbothedgesoftheclock.However,FPGAsdon'thavedual-edgetriggeredfl

向盟约宣誓·2023-09-11 18:42

【Redis】Redis 的学习教程（九）之发布 Pub、订阅 Sub

1.Pub/Sub介绍Redis的发布订阅（Pub/Sub）模式是一种消息传递机制，它允许在发送者和接收者之间建立松耦合的通信关系。在这种模式中，发送者（发布者）将消息发布到一个指定的频道或模式，而接收者（订阅者）可以订阅一个或多个频道，以便接收发布的消息。以下是Redis发布订阅模式的主要组件：发布者（Publisher）：发布者是产生并发布消息的实体。它可以将消息发送到指定的频道或模式。订阅者

sco5282·2023-09-11 16:43

【Redis】Redis 的学习教程（八）之 BitMap、Geo、HyperLogLog

Redis除了五种常见数据类型：String、List、Hash、Set、ZSet，还有一些不常用的数据类型，如：BitMap、Geo、HyperLogLog等等，它们在各自的领域为大数据量的统计1.BitMapBitMap计算，可以应用于任何大数据场景下的二值计算，比如：是否登录、是否在线、是否签到、用户性别状态、IP黑名单、是否VIP用户统计等等场景1.1BitMap介绍BitMap（位图）的

sco5282·2023-09-11 11:07

nodejs开发微信公众号（一）

一、准备工作1、本人学习教程：慕课网Scott老师的《Node.js七天搞定微信公众号》，教程还不错，，最大的不同是教程里面用的koa版本不是最新的，用最新的koa版本需要把里面的genanter函数全部替换至

大小姐_·2023-09-11 11:59

LabVIEW通过IEC61508标准验证ITER联锁系统

这些系统是使用高级图形编程工具LabVIEWFPGA

LabVIEW开发·2023-09-11 05:26

数电课程设计

为了帮助大家更好学习FPGA硬件语言，创立此资源包含文件有：实验报告、仿真文件，资料很全，有问题可以私信课设一：加减计数器一、实验内容1、利用QuartusII和Modelsim实现100进制可逆计数器编码显示实验

Runner.DUT·2023-09-11 05:43

数电课程设计——课设一：加减计数器

为了帮助大家更好学习FPGA硬件语言，创立此资源包含文件有：实验报告、仿真文件，资料很全，有问题可以私信一、实验内容1、利用QuartusII和Modelsim实现100进制可逆计数器编码显示实验。

Runner.DUT·2023-09-11 05:43

FIR滤波器简述及FPGA仿真验证

数字滤波器的设计，本项目做的数字滤波器准确来说是FIR滤波器。FIR滤波器（有限冲激响应滤波器），与另一种基本类型的数字滤波器——IIR滤波器（无限冲击响应滤波器）相对应，其实就是将所输入的信号都看成是离散的，用离散的冲击信号代替实际的信号。对于FIR滤波器而言，就是将有限个最近输入的冲击信号进行加权平均运算得到新的输出信号，用以滤除其他不需要的信号。而IIR滤波器不仅需要对输入信号进行加权平均，

Runner.DUT·2023-09-11 05:39

ZYNQ学习笔记PS部分【基本介绍】

基于Zynq的嵌入式开发流程XilinxZynqSoC是集成了FPGA和硬核处理器的特殊SoC，它与一般FPGA的最大不同就是自带了一个ARMCortex-A系列硬核，根据型号不同从A9到A53都有，对于

内鬼·2023-09-11 04:25

ultrascale和arm区别_ZYNQ UltraScale+ MPSoc FPGA初学笔记

一、ZYNQUltraScale+MPSoc的EG系列Xilin的FPGA芯片主要分为两大类FPGA和SOC系列，FPGA产品就是我们以前比较熟悉的Spartan、Artix、Kintex

weixin_39638708·2023-09-11 04:25

ZYNQ学习笔记

ZYNQ学习笔记1.FPGA中浮点运算的实现方法-定标。

JACKLJ1998·2023-09-11 04:24

kotlin 学习教程(五) |函数和函数式编程

1.前言我们知道，在程序中，通常情况下。一个类会有自己的方法(函数)以及属性，这些方法代表了该类的特性或者说具有的能力。今天我们一起来研究一下kotlin中的函数。2.如何声明一个函数在kotlin中，我们通过关键字fun来声明一个函数funmultiply(x:Int,y:Int):Int{...//代码块returnx*y}如上面的代码所示:我们定义了函数multiply()并指定其返回类型为

西小瓜·2023-09-11 04:22

BRAM/URAM资源介绍

BRAM/URAM资源简介Bram和URAM都是FPGA（现场可编程门阵列）中的RAM资源。Bram是BlockRAM的缩写，是XilinxFPGA中常见的RAM资源之一，也是最常用的资源之一。

Lightning-py·2023-09-11 04:31

FPGA配置存储器-XCF128XFT64C

制造商编号：XCF128XFT64C制造商：Xilinx制造商:Xilinx产品种类:FPGA-配置存储器存储类型:EEPROM存储容量:128Mbit最大工作频率:54MHz工作电源电压:1.8V最小工作温度

冰VIVI66·2023-09-11 03:34

SDRAM调试经验（2）--写入的数据为什么会被覆盖掉?

开发板的FPGA型号：CycloneIVE系列，EP4CE10F17C8。SDRAM型号：MT48LC16M16A2，行地址2^9=512，列地址2^13=8192，bank数量4个。

孤独的单刀·2023-09-11 03:31

FPGA实现SPI接口（2）--SPI接口芯片的实际使用

目录1、M25P16芯片1.1、概述1.2、引脚1.3、SPI模式1.4、存储架构1.5、指令表1.6、其他2、指令测试2.1、页写（PAGEPROGRAM）2.1.1、时序2.1.2、Verilog代码2.1.3、Testbench及仿真结果2.1.4、上板验证2.2、读数据（READDATABYTES）2.2.1、时序2.2.2、Verilog代码2.2.3、Testbench及仿真结果2.2

孤独的单刀·2023-09-11 03:29

FPGA实现SDRAM接口（8）--引入FIFO的读写模块

目录1、为什么要引入FIFO模块？2、FIFO模块设计3、综合读写模块（FIFO）3.1、Verilog代码3.2、Testbench</

孤独的单刀·2023-09-11 03:59

FPGA实现IIC接口（1）--什么是IIC接口？

目录1、什么是IIC协议2、IIC协议的地址3、IIC协议的时序3.1、整体时序3.2、IIC写操作

孤独的单刀·2023-09-11 03:59

FPGA实现SDRAM接口（7）--无FIFO的读写模块

目录1、综合读写模块（无FIFO）2、Verilog代码3、Testbench4、仿真结果5、其他1、综合读写模块（无FIFO）在前六篇SDRAM系列博文中，我们对SDRAM的各个功能进行了模块划分，学会了初始化操作、自动刷新操作、写

孤独的单刀·2023-09-11 03:29

FPGA实现SDRAM接口（1）--SDRAM是什么？

目录1、什么是SDRAM2、Bank、Row、Column3、内存容量计算4、信号管脚5、操作指令

孤独的单刀·2023-09-11 03:28

FPGA实现SDRAM接口（6）--仲裁模块

目录1、为什么需要仲裁模块？2、接口定义与整体设计3、工作状态机4、仲裁模块Verilog代码

孤独的单刀·2023-09-11 03:28

《FPGA接口与协议》专栏的说明与导航

孤独的单刀·2023-09-11 02:27

1.3 BEV开源数据集介绍

本文来自自动驾驶之心知识星球的国内首个BEV感知全栈系列学习教程文章目录BEV开源数据集介绍：KITTIBEV开源数据集介绍：nuScenesBEV开源数据集介绍：WaymoBEV开源数据集介绍：KITTI

骆驼穿针眼·2023-09-10 22:05

Vivado 2017.04版本安装教程

一、vivado简介Vivado是Xilinx公司于2012推出的新一代集成设计环境，虽然目前其流行度并不高，但可以说Vivado代表了未来XilinxFPGA开发环境的变化趋势。

岁月指尖流·2023-09-10 21:24

【FPGA零基础学习之旅#13】串口发送模块设计与验证

欢迎来到FPGA专栏~串口发送模块☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：FPGA学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注！

小夏与酒·2023-09-10 17:17

在FPGA上快速搭建以太网

在本文中，我们将介绍如何在FPGA上快速搭建以太网（LWIP）。为此，我们将使用MicroBlaze作为主CPU运行其应用程序。

碎碎思·2023-09-10 16:10

国产化高速信号处理板VPX-6U-DSP-2FPGA

GCH-VPX-6U-DSP-2FPGA板卡是一款6UVPX标准信号处理板，含一片用于信号处理的国产化高端XX-X6678DSP、两片国产化V7690T系列FPGA、一片国产化SRIO交换机和一片国产化

weixin_44862298·2023-09-10 13:48

3U VPX导冷高性能SRIO/以太网数据交换板

导冷架构的高性能SRIO/以太网数据交换板，该板卡符合VITA46规范，用于VPX系统内部高速数据互联和路由，板卡具有1片32端口SRIOSwitch，1片16端口GbESwitch，1片高性能Kintex-7FPGA

F_white·2023-09-10 13:15

FPGA GTH aurora 8b/10b编解码 PCIE 板对板视频传输，提供2套工程源码加QT上位机源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTH全网最细解读GTH基本结构GTH发送和接收处理流程GTH的参考时钟GTH发送接口GTH接收接口GTHIP核调用和使用4、设计思路框架视频源选择silicon9011解码芯片配置及采集动态彩条视频数据组包GTHaurora8b/10b数据对齐视频数据解包图像缓存XDMA及其中断模式的使用QT上位机及其源码5、第1套vivado工程详解

9527华安·2023-09-10 12:27

FPGA GTH 全网最细讲解，aurora 8b/10b协议，HDMI板对板视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTH全网最细解读GTH基本结构GTH发送和接收处理流程GTH的参考时钟GTH发送接口GTH接收接口GTHIP核调用和使用4、设计思路框架视频源选择silicon9011解码芯片配置及采集动态彩条视频数据组包GTHaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、第1套vivado工程详解6、第2套vivado工程详解7、工

9527华安·2023-09-10 12:26

FPGA GTH 全网最细讲解，aurora 8b/10b编解码，HDMI视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTH全网最细解读GTH基本结构GTH发送和接收处理流程GTH的参考时钟GTH发送接口GTH接收接口GTHIP核调用和使用4、设计思路框架视频源选择silicon9011解码芯片配置及采集动态彩条视频数据组包GTHaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、vivado工程1-->2路SFP传输6、vivado工程2-

9527华安·2023-09-10 12:56

FPGA GTH aurora 8b/10b编解码 PCIE 视频传输，提供2套工程源码加QT上位机源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTH全网最细解读GTH基本结构GTH发送和接收处理流程GTH的参考时钟GTH发送接口GTH接收接口GTHIP核调用和使用4、设计思路框架视频源选择silicon9011解码芯片配置及采集动态彩条视频数据组包GTHaurora8b/10b数据对齐视频数据解包图像缓存XDMA及其中断模式的使用QT上位机及其源码5、vivado工程1-->2

9527华安·2023-09-10 12:55

Verilog学习日志（2021.6.29）

2021.6.291.参考大佬老石谈芯的FPGA入门学习路线，整理一下。（1）编程语言一开始先在主流语言VHDL和Verilog中选一个，后期再考虑另外一个。

Fantaasky·2023-09-10 11:54

强大的JTAG边界扫描（1）：基本原理介绍

这就要从我淘到一块FPGA板卡的事情说起了。

whik1194·2023-09-10 07:41

强大的JTAG边界扫描（5）：FPGA边界扫描应用

本文介绍基于XilinxFPGA的边界扫描应用，两者几乎是一样。1.获取芯片的BSDL文件FPGA的BSDL文件获取方式，可以参考之前的文章：BSDL文件获取。以XilinxKintex-7系列FPG