Verilog学习日志

(179)时序收敛---＞(29)时序收敛二九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:32

(180)时序收敛---＞(30)时序收敛三十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:31

(158)时序收敛---＞(08)时序收敛八

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛八（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(159)时序收敛---＞(09)时序收敛九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(160)时序收敛---＞(10)时序收敛十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(153)时序收敛---＞(03)时序收敛三

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:01

(121)DAC接口---＞(006)基于FPGA实现DAC8811接口

1目录（a）FPGA简介（b）IC简介（c）Verilog简介（d）基于FPGA实现DAC8811接口（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL
FPGA系统设计指南针·2024-09-16 07:01

FPGA复位专题---（3）上电复位？

1目录（a）FPGA简介（b）Verilog简介（c）复位简介（d）上电复位？
FPGA系统设计指南针·2024-09-16 07:31

(182)时序收敛---＞(32)时序收敛三二

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三二（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:29

Quartus sdc UI界面设置（二）

1.在Quartus软件中，导入verilog设计之后，打开Tools/TimeQuestTimingAnalyzer界面大致分为上下两部分，上半部分左侧显示Report、Tasks，右侧显示欢迎界面；
落雨无风·2024-09-15 10:49

牛客Verilog语法刷题Day 1

校验器的输入是由原始数据位和校验位组成对于奇偶校验，若合法编码中奇数位发生了错误，也就是编码中的1变成0或0变成1，则编码中1的个数的奇偶性就发生了变化，从而可以发现错误，但不能检测出是哪些位出错。对于一个设置为50MHz的移位寄存器，把16左移到128，需要（）nsA.30B.40C.50D.60本题答案选D,从16到128需要3位，50MHz的时钟为20ns，移动3位则为60ns时间(s)=1
SAChemAdvance·2024-09-13 03:47

连续发送多个数据（uart串口RS232协议/verilog详细代码+仿真）

写在前言以下内容详细源文件，已经上传个人主页资源，需要自取~目录写在前言需求分析UART简介整体架构流程小结需求分析使用串口（rs232协议）间隔1s连续发送16byte的数据。由于每次发送的数据只有8bit，16byte=128bit，所以要发送16帧。UART简介这里实验所使用的参数有：rs232通信协议+9600bps+quartus18.0+modelsim2020异步通信：UART是一种
勇敢牛牛（FPGA学习版）·2024-09-12 22:45

2020-07-20【阅读营·习惯力】1-1 开营

欢迎留言碰撞呦【精时力学习日志】本训练营：阅读营·习惯力今日主题：1-1开营学习日期：2020年7月20日1、[我学]今天在课程中的收获：本营的三本书籍：《如何想到又做到》、《坚持，一种可以养成的习惯》
s萤火虫之光·2024-09-12 21:20

机械学习—零基础学习日志（概率论总笔记5）

引言——“黑天鹅”要获得95%以上置信度的统计结果，需要被统计的对象出现上千次，但是如果整个样本只有几千字，被统计的对象能出现几次就不错了。这样得到的数据可能和真实的概率相差很远。怎么避免“黑天鹅”？古德-图灵折扣估计法在词语统计中，有点词语虽然是出现0次，但是实际的出现概率并不是永远不可能的零。那需要把一些概率转移给到这些词语。古德的做法实际上就是把出现1次的单词的总量，给了出现0次的，出现2次
学长小陈来帮你·2024-09-11 12:51

2020-02-24【高效在家办公】2.1在家办公着装

【精时力学习日志】•本期专栏：高效在家办公/学习的21节课•本节主题：2.1在家办公着装•学习日期：2020年2月24日1.
s萤火虫之光·2024-09-09 14:33

HCIA学习日志-eNSP学习小记

eNSP配置一、配置视图配置视图大概可以分四类（不是）：用户视图、系统视图、接口视图、路由视图用户视图：:#用户视图系统视图：:system-view/sys#用户视图进系统视图[Huawei]:#系统视图接口视图：:system-view/sys#用户视图进系统视图[Huawei]:interface/intEthernet0/0/1#系统视图进接口视图[Huawei-Ethernet0/0/1
不渡云山·2024-09-08 10:14

第11周作业---HLS编程环境入门

目录HLS概念HLS是什么HLS与VHDL/Verilog有什么关系?
pss_runner·2024-09-08 09:41

天妈内驱力训练营二阶段

亲子日志4.10日田青昨天晚上，妹妹8点就睡了，9点我们都躺在床上，我在写学习日志，没有到读书的点，儿子翻来覆去的，想要把妹妹弄醒陪他疯一会，我阻止他，建议睡不着做点什么吧！读书？不想。
俏丫头悄悄·2024-09-07 17:03

VCS简介

1.2.1关于VCSVCS是VerilogCompiledSimulator的缩写。VCSMX®是一个编译型的代码仿真器。
XtremeDV·2024-09-07 08:14

vcs 入门

vcs即verilogcompilesimulator支持verilog,systemVerilog,openvera,systemC等语言，同时也有代码覆盖率检测等功能。
hemmingway·2024-09-07 07:36

Day80：2019-07-11【100天崔律阅读营·Day80-12.4日志

【100天崔律阅读营·Day80-12.4日志】这是2019年7月11日“100天崔律阅读营”之“整理术对比阅读：《怦然心动》+《断舍离》”2.4整理家人的物品的学习日志。
迷猴桃sally·2024-09-06 20:05

2020-05-16

【精时力学习日志·预习版】本训练营：阅读营·清单力学习日期：2020年5月16日预习主题：3.1礼物清单1.
一节木頭·2024-09-06 17:28

Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现

2、RTL分析（RTLanalysis）一般来讲，通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件，RTL分析这一步就是将HDL语言转化成逻辑电路图的过程
2401_84185145·2024-09-05 23:38

Verilog2. C语言3. 数组4. 关键词5. 模块

###5.2.4Verilog数组VSC语言数组####Verilog数组在Verilog语言中，数组通常被称作内存。
行者..................·2024-09-05 10:41

8-3[白天]摒弃随时在线

【精时力学习日志】本训练营：100天精时力训练营（2020年版）今日主题：8-3[白天]摒弃随时在线学习日期：2020年11月11日1、[进步]今天在课程中的我学+我思+我行：——暖场——①【我学】莹瑜说培养孩子一次只做一件事
孔雀勇士·2024-09-04 22:47

三篇学习日志（立志、勤学、自省）

（一）今日再读《示弟立志说》，颇有感慨。夫学，莫先于立志。夫志，气之帅也，人之命也，水之源也。君子之学，无时无处而不以立志为事。志不立则气昏。读每一句，都戳着心，我思忖着即使过了知天命之年，仍需要志向的鞭策。那么个人的志向是什么？绝非浪得虚名或一己私利，那需要实实在在的明理明道，有圣人圣贤的志向。“人心惟危，道心惟微，惟精惟一，允执厥中”。圣贤千言万语，阳明先生进一步强调“明天理、灭人欲。”我个人
涛声依旧纽约客·2024-09-04 14:15

【精时力学习日志-日清单】

【精时力学习日志】本训练营：日清单今日主题：1-3重复任务学习日期：2020年4月1日1.
海南冰青·2024-09-04 03:29

(170)时序收敛---＞(20)时序收敛二十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-03 13:50

学习日志6

关于量子强化学习：论文Variational_Quantum_Circuits_for_Deep_Reinforcement_Learning：变分量子电路在深度强化学习中的应用论文主要内容：将经典深度强化学习算法（如经验重放和目标网络）重塑为变分量子电路的表示摘要当前最先进的机器学习方法基于经典冯·诺伊曼计算架构，并在许多工业和学术领域得到广泛应用。随着量子计算的发展，研究人员和技术巨头们试图为
Simon#0209·2024-09-02 22:21

STM32学习日志 2020/10/29

STM32学习日志2020/10/29写在前面part1part2学习目标：学习内容：学习时间：学习产出：技术文档：第一课学习其他学习思路今日复盘写在前面博主今年大二，电赛降至，自己的电子设计领域知识极其匮乏
曾经有个曾·2024-09-02 22:21

学习日志31

本源量子计算平台体验frompyqpandaimport*importnumpyasnp#通过QCloud()创建量子云虚拟机QCM=QCloud()#通过传入当前用户的token来初始化QCM.init_qvm("304102010030130607299538cd7ed/33683")qlist=QCM.qAlloc_many(6)clist=QCM.cAlloc_many(6)measure
Simon#0209·2024-09-02 09:35

学习日志26

#coding:utf-8#In[1]:importgymimportcollectionsimportrandomimporttorchimporttorch.nn.functionalasFimportnumpyasnpimportmatplotlib.pyplotaspltfromtqdmimporttqdmimportpennylaneasqmlfromtorch.utils.tensor
Simon#0209·2024-09-02 09:04

Django学习日志三：模型层

Django学习日志三：模型层1日志一我们学习了Django的配置，详见：Django学习日志一Django的配置日志二我们学习了创建第一个django项目，详见：Django学习日志二——创建第一个django
Z天南之城Z·2024-09-02 08:28

初识 Verilog

Verilog综述：类C，并行，自顶向下，硬件描述语言，VHDL，VerilogHDL。VHDL，VerilogHDL，两种不同描述语言。Verilog语言（并行，硬件）类似C语言（串行，软件）。
栀栀栀·2024-09-02 08:27

Verilog刷题笔记31

题目：Supposeyouaredesigningacircuittocontrolacellphone’sringerandvibrationmotor.Wheneverthephoneneedstoringfromanincomingcall(),yourcircuitmusteitherturnontheringer()orthemotor(),butnotboth.Ifthephoneis
十六追梦记·2024-09-01 01:43

Python学习日志（1）—— IDE

IDE，集成开发环境，帮助我们进行高效的开发。Python开发——IDE应用场景选择：适合本地开发：VSCode：适合初学者，轻量级PyCharm：适合有经验的程序员，多人合作，重量级适合远程开发：Jupter：适合数学科学家，AI开发VSCode和PyCharm的安装比较简单。Jupter是第一次听说，在进行AI的开发或者是图片处理之类的，可以在远程开发。安装Jupter//3.12是对应的py
Strawberry96·2024-08-31 07:15

Quartus网盘资源下载与安装 附图文安装教程

Quartus支持多种编程语言，包括VHDL、Verilog等，并具有丰富的功能和工具库，可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
学习天使Alice·2024-08-29 10:20

Verilog刷题笔记59

题目:Exams/m2014q6c解题：moduletop_module(input[6:1]y,inputw,outputY2,outputY4);assignY2=y[1]&w==0;assignY4=(y[2]&w==1)|(y[3]&w==1)|(y[5]&w==1)|(y[6]&w==1);endmodule结果正确:注意点:起初，我的代码有错误,代码如下：moduletop_modul
十六追梦记·2024-08-29 04:38

Verilog刷题笔记62

题目:Exams/review2015fancytimerThisisthefifthcomponentinaseriesoffiveexercisesthatbuildsacomplexcounteroutofseveralsmallercircuits.Youmaywishtodothefourpreviousexercisesfirst(counter,sequencerecognizerF
十六追梦记·2024-08-29 04:38

Verilog刷题笔记60

题目：Exams/2013q2bfsmConsiderafinitestatemachinethatisusedtocontrolsometypeofmotor.TheFSMhasinputsxandy,whichcomefromthemotor,andproducesoutputsfandg,whichcontrolthemotor.Thereisalsoaclockinputcalledclk
十六追梦记·2024-08-29 04:35

学习日志-2.2 大脑的“可塑性”-20210126

【精时力学习日志】本训练营：每天一点大脑课今日主题：2-2大脑的可塑性学习日期：2021年1月26日1、[脑力]我在课程里的收获：1.1温故1.1.1积极情绪【我学】@石宇说精时力的学习让自己的生活、认知
幻雪美美哒·2024-08-28 21:08

verilog中简单的one-hot 状态机转换

简单的one-hot状态机转换one-hot编码verilog中写法one-hot编码0001001001001000如上例每次只有1个bit位置high其余low的状态叫one-hot，相反只有1个bitlow
Lambor_Ma·2024-08-27 22:14

verilog中 blocking assignment 和non-blocking assignment的区别（阻塞赋值和非阻塞赋值的区别）

阻塞赋值与非阻塞赋值：1.阻塞赋值“=”（组合逻辑电路），非阻塞赋值“<=”（时序逻辑电路）；2.Verilog模块编程的8个原则：(1)时序电路建模时，用非阻塞赋值。
Lambor_Ma·2024-08-27 22:14

verilog中 case写法避免写default的巧妙写法

always@(*)beginout='1;//'1isaspecialliteralsyntaxforanumberwithallbitssetto1.//'0,'x,and'zarealsovalid.//Iprefertoassignadefaultvalueto'out'insteadofusinga//defaultcase.case(sel)4'h0:out=a;4'h1:out=b;
Lambor_Ma·2024-08-27 22:14

SOC学习历程概述

2、熟练掌握verilog语言。3、对于计算机组成原理，体系结构有一
weixin_30376509·2024-08-27 18:52

Verilog HDL运算符及其优先级

运算符功能优先级别!、~反逻辑、位反相高*、/、%乘、除、取模∨+、-加、减∨>左移、右移∨、>=小于、小于等于、大于、大于等于∨==、!=、===、!==等、不等、全等、非全等∨&按位与∨^、^~按位逻辑异或和同或∨|按位逻辑或∨&&逻辑与∨||逻辑或∨?:条件运算符，唯一的三目运算符，等同于if-else低
蒋楼丶·2024-08-26 23:53

verilog 随机数的用法

1、$random%b表示（-b+1):(b-1)中的随机数2、{$random}%b表示0:(b-1)中的随机数3、产生一个在min,max之间随机数rand=min+{$random}%(max-min+1);
白开水不甜·2024-08-25 03:38

FPGA工程师成长路线（持续更新ing，欢迎补充）

一、开发能力1、FPGA基础知识（1）数电基础知识逻辑门锁存器触发器进制码制状态机竞争与冒险verilog语法（2）FPGA片上资源可配置逻辑块嵌入式块RAM时钟管理资源可编程输入输出单元（IOB）丰富的布线资源底层内嵌功能单元
白开水不甜·2024-08-25 03:05

20200224高效在家办公/学习

【精时力学习日志】•本期专栏：高效在家办公/学习的21节课•本节主题：2.1在家办公着装•学习日期：2020年2月24日1.
迷猴桃sally·2024-08-24 19:33

vivado SLEW

•快速SyntaxVerilogSyntaxTosetthisattributewhen
cckkppll·2024-08-24 03:38
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他