FPGA小项目第14页

基于51单片机的温度传感器小项目

温度报警器文章目录温度报警器主界面用于实时读取温度，并具报警功能**实时读取会遇到以下问题：****解决办法：**ReadT函数：实时读取温度**基于五一的温度传感报警器**本项目其他四个小功能1.设置Thigh和TLow温度报警阀值**对于这个功能需要实现以下的处理：****解决方法**:SetTOver（）函数代码2.读取第一次超出阀值时候的温度需要面对的问题：解决问题：Read_OverT函

elderingezez·2024-01-22 16:07

电子工程师的自我修养 - 去耦电容实例

很多人搞ARM，搞DSP，搞FPGA，乍一看似乎搞的很高深，但未必有能力为自己的系统提供一套廉价可靠的电源方案。这也是我们国产电子产品功能丰富而性能差的一个主要原因，根源是研发

天 _ 还没亮·2024-01-22 16:02

STEP FPGA平台 - 快速入门FPGA并能够陪伴工程师一生的万能数字逻辑模块

STEP小脚丫FPGA学习平台是苏州思得普信息科技公司专门针对FPGA初学者打造的一款性价比最高、学习门槛最低的学习模块系列。

xiaoshun007～·2024-01-22 16:28

基于FPGA的以太网TCP协议的数据回环实验

主要部分的实现1.tcp_ctrl1.1建立连接1.2关闭连接2.确认应答3.超时重传4.发送仲裁5.数据回环总结前言最近在大佬们的帮助下学习了TCP，并独立实现了TCP的数据回环实验，网上也基本没有FPGA

jianfanzy·2024-01-22 15:03

基于光口的以太网 udp 回环实验

文章目录前言一、系统框架整体设计二、系统工程及IP创建三、UDP回环模块修改说明四、接口讲解五、顶层模块设计六、下载验证前言本章实验我们通过网络调试助手发送数据给FPGA,FPGA通过光口接收数据并将数据使用

C.V-Pupil·2024-01-22 15:03

C++对C语言的“实用性”增加

程序员编程指南·2024-01-22 15:48

Opencv小项目——手势数字刷TIKTOK

写在前面：很久没更新了，之前的实习的记录也算是烂尾了，但是好在自己的实习记录还是有的，最近也忙碌了很多，终于放假了，今天下午正好没事，闲来无事就随便做个小玩意吧。思来想去，就做个手势识别，再通过识别的数字来控制电脑端口的抖音，话不多说，让我们直接进入正题。思路导入库：导入需要的库，包括cv2（OpenCV），math，mediapipe，pyautogui，time，webbrowser。打开抖音

kiritobryant·2024-01-22 14:51

国庆享受足球带来的乐趣

图片发自App图片发自App同时也进行了身体素质以及协调性的练习图片发自App每个小项目里面都不同的训练目的。图片发自App起初队员们完成的不好，经过训练后有

两个八一个口·2024-01-22 10:05

LabVIEW 2023下载安装教程，附安装包和工具，免费使用，无套路获取

前言LabVIEW是一种程序开发环境，提供一种图形化编程方法，可可视化应用程序的各个方面，包括硬件配置、测量数据和调试，同时可以通过FPGA数学和分析选板中的NI浮点库链接访问浮点运算功能库，LabVIEW

石用软件·2024-01-22 09:00

工地上的三点思考

一、“有技术含量的工作”和“相对基础性工作”近些天再次来到施工现场指导施工，这个小项目拖延了很长时间，大体原因有三：1、与设计院对接不彻底，我们万万没想到对方会把高温管道埋地，而对方也没提前告知；2、施工开始阶段

砍柴挑水先生·2024-01-22 07:08

【GitHub项目推荐--老照片变清晰】【转载】

地址：https://github.com/TencentARC/GFPGAN

旅之灵夫·2024-01-22 06:36

vivado 接口、端口映射

接口只能在=“fpga”类型的＜component＞中定义。接口部分提供了上所有可用物理接口的列表。部分包含嵌套在其中的一个或多个标记。一个接口是通过使用标记由多个端口定义。

cckkppll·2024-01-22 05:35

FPGA时序分析与时序约束(五)——使用Timing Analyzer进行时序分析与约束

Quartus的安装路径下会自带有例程，通过fir_filter进行学习如何使用TimingAnalyzer进行时序分析与约束。1.1创建时序网表打开fir_filter并进行综合后可通过菜单栏Tool->TimingAnalyzer或工具栏按钮运行TimingAnalyzer。根据前面提到的，时序分析工具需要网表来执行时序分析，因此先创建Post-Map时序网表。在菜单栏Netlist->Cre

STATEABC·2024-01-22 05:28

32个FPGA开源网站

1.OPENCORES.ORG这里提供非常多，非常好的PLD了内核，8051内核就可以在里面找到。进入后，选择project或者由http//www.opencores.org/browse.cgi/by_category进入。对于想了解这个行业动态人可以看看它的投票调查。 http://www.opencores.org/polls.cgi/list OpenCoresisaloosecolle

UCASers·2024-01-22 03:09

slf4j不打印日志的原因

做了一个小项目，发现log.info("打印日志")执行后并没有打印。

smile_life_·2024-01-22 02:56

数字IC笔试题——门控时钟与控制信号电平、与门门控、或门门控、上升沿门控、下降沿门控

NANDGate或者ANDGate实现的门控时钟，控制信号只能在时钟的低电平处进行跳变；对于用ORGate或者NORGate实现的门控时钟，控制信号只能在时钟的高电平处跳变（）A.正确B.错误答案：AFPGA

FPGA探索者·2024-01-22 00:24

国产智多晶FPGA 带Cortex-M3硬核CPU的FPGA器件简介

大家好，我是小梅哥，这里给大家介绍国产FPGA厂家“西安智多晶”微电子带Cortex-M3硬核CPU的FPGA芯片的相关资源。本博客将陆续发表更多国产FPGA的开发和使用方法。

小梅哥爱漂流·2024-01-21 20:39

Alinx ZYNQ 7020 LED调试--in RAM

设置拨码开关为JTAG方式烧写LEDbitstreama.点击“Programdevice”烧录程序到FPGA中（重新上电程序就丢失了）b./01_led/led.runs/impl_1/led.bit

Kent Gu·2024-01-21 20:37

清楚了为啥小领导他们愿意呆在这。

小项目组聚会的时候，我好奇的问了一句，为啥这个薪资这个待遇，小领导他们还愿意留着。小领导和我们说，不管别人咋样，至少她这几年都挺顺的。

雪落千觞·2024-01-21 19:32

winform+mysql入门学习

emmmmmmmmm,虽然入职两个多月了一行代码也没写过啊哈哈哈哈)，所以好久没写过博客了，周末没事干(没有女朋友，单身23年呜呜呜呜呜)就学了下C#和MySQL，然后就写了个最简单的类似于“helloworld”的小项目

zhuliang27·2024-01-21 14:05

Gowin FPGA的使用——GW2A系列rPLL

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档GowinFPGA的使用——GW2A系列rPLL前言原语PLL结构占空比和相移的设置前言使用GUI来配置rpll还是很明了的，这个不需要太多说明就能直接使用了

十年老鸟·2024-01-21 14:34

FPGA中为什么不能双时钟触发

1双沿触发写法always@(posedgeclkornegedgeclk)beginA<=1’b0;end这种写法是错误的，因为在FPGA的内部所有的寄存器只支持单沿采样触发，因此在编写RTL级代码时

CWNULT·2024-01-21 14:34

程序员副业之AI漫改美女（手把手超详细教程）

项目介绍大家好，我是小黑，今天，我想和大家分享一个涉及AI动画的小项目。这个项目专注于抖音上的动漫风格AI美女内容，通过创新的方式吸引流量。

宋小黑·2024-01-21 12:46

算力网络调研笔记

而专用芯片，主要是指FPGA和ASIC。FPGA，是可编程集成电路。它可以通过硬件编程来改变内部芯片的逻辑结构，但软件是深度定制的，执行专门任务。ASIC，

剩下的盛夏~·2024-01-21 09:00

ESP32-cam 初体验从esp32-cam的购买到局域网监控的实现

ESP32-cam小项目helloworld项目前言手头有一块esp32-cam闲置很久了，因为比赛和找工作的事情导致许欸小延期了很久（还是因为懒）最近从小仓库把板子捞出来了，上手玩一玩本次学习参考了B

灵芝三昧·2024-01-21 08:40

C/C++项目实战：2D射击游戏开发（简易版）， 440 行源码分享来啦~

每天一个C语言小项目，提升你的编程能力！【第一版】花了一天时间，用easyx做了一个小游戏，程序中所有的类函数都是内联函数，大约300行。【第二版】主要做了代码优化，加强可读性。

一起学编程·2024-01-21 08:05

汇总阿里云ECS云服务器实例升降配不支持变配的规格列表

InstanceTypes分享：阿里云ECS实例不支持变配的规格族列表ECS实例规格族实例规格大数据型d1、d1ne本地SSD型i1、i2、i2gGPU计算型vgn5i、gn5、gn6iGPU图形加速ga1FPGA

m0_60783610·2024-01-21 06:41

Windows系统下阿里云GPU服务器从搭建到tensorflow训练

新建新的虚拟环境1.3在JupyterNotebook中增加kernel1.4删除虚拟环境1.5whl文件安装第三方库2.检查GPU使用Spyder相关操作基本框架阿里云GPU服务器，实例为异构计算GPU/FPGA

5astill·2024-01-21 06:39

php中文搜索工具,Laravel 下 TNTSearch+jieba-PHP 实现中文全文搜索

TNTSearch+jieba-php这套组合可以在不依赖第三方的情况下实现中文全文搜索；特别的适合博客这种小项目；开启php扩展pdo_sqlitesqlite3mbstring开始：看到https:

weixin_39883129·2024-01-21 01:09

php jieba,laravel下TNTSearch+jieba-php实现中文全文搜索

上篇文章我们简单介绍了全文搜索的方案；全文搜索和中文分词；TNTSearch+jieba-php这套组合可以在不依赖第三方的情况下实现中文全文搜索；特别的适合博客这种小项目；我新建一个项目用于演示；laravelnewtntsearch

weixin_39988331·2024-01-21 01:09

什么是JTAG和SWD接口协议，和各类仿真器

现在多数的高级器件都支持JTAG协议，如ARM、DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。

在邯郸睡大觉·2024-01-21 01:35

FPGA-超声波避障小车(ego1)

基于FPGA的超声波避障小车，利用ego1的100HZ时钟，我们可以自己定义不同占空比的PWM来控制电机的转速和舵机的角度，我们可以通过自己写计时器获得超声波来回所需的时间来测量距离，根据距离的远近返回来控制电机的转速以及舵机转动的角度

SRT_WUke·2024-01-21 00:15

深入思考工作中的问题，找出你的成长目标。

当下的工作JING在企业的数据部门工作了一年多，现在在三个项目组里，JING在两小项目里所处位置较低，工作由负责人分配。JING在一大一些的项目中处于中间位置，自己既独立完成数据处理、分

郭强GQ·2024-01-20 23:35

很高兴认识你运营君

今年的粥店是我投资的第二个小项目了，相比之前的小店这次更加慎重因为深刻的了解了赚钱不易赔钱快的道理，所以粥店进行了长达两个月的准备，也就是在这段准备期间报名了三节课开始简单的学习一下运营。

鸵鸟哥哥·2024-01-20 15:07

FPGA高端项目：Xilinx Artix7 系列FPGA纯verilog图像缩放工程解决方案提供4套工程源码和技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在XilinxKintex7系列FPGA上的应用本方案在国产FPGA紫光同创系列上的应用本方案在国产

9527华安·2024-01-20 11:03

FPGA之分布RAM(1)

SLICEM资源可以实现分布式RAM。可以实现的RAM类型：单口RAM双端口简单的双端口四端口下表给出了通过1SLICEM中的4个LUT可以实现的RAM类型1.32X2QuadPortDistributedRAM我们介绍过把6输入LUT当作2个5输入LUT使用，在这里，就可以同一个LUT实现数据位宽的增加。对于32X2的4口RAM,如下图所以,代表了输入和输出的数据位宽都是2bit,深度是32.4

行者..................·2024-01-20 11:02

UniApp小项目：黑马商城

声明：这个项目来自黑马，写这篇博客是为了记录一下自己学习这个项目的过程项目所有内容链接提取码：eubz项目视频在线教程完成Tabbar的配置tabbar文档1、创建购物车、会员、资讯、主页的页面2、创建tabbar首页轮播图搭建本地接口视频教程配置好之后，每次查看项目都需要开启服务，通过cmd进入heima_shop_server目录中，运行node./src/app.js在浏览器里输入http:

无知的小菜鸡·2024-01-20 10:05

【FPGA & Verilog】手把手教你实现一个DDS信号发生器

信号发⽣器的设计与实现1.输出波形：⽅波（占空⽐50%）、锯⻮波、三⻆波、脉冲信号（占空⽐连续可调）、正弦波、任意波等2.输出频率：100KHz3.波形选择：使⽤拨码开关选择思路：使用FPGA搭建信号发生器

去追远风·2024-01-20 09:52

【FPGA & Verilog】使用教程 3-8译码器（原理图输⼊设计）

实验一：3-8译码器（原理图输⼊设计）⼀：实验⽬的1.了解3-8译码器的电路原理，掌握组合逻辑电路的设计⽅法2.掌握QuartusII软件原理图输⼊设计的流程⼆：实验内容2.1设计输⼊1.将3-8译码器A、B、C端作为输⼊，Y作为输出。2.其余引脚按照3-8译码器功能要求连接。2.2电路仿真1.激励⽂件的输⼊包含A、B、C的8种状态2.功能仿真三：实验报告1.给出3-8译码器的真值表：2.实验步骤

去追远风·2024-01-20 09:52

通过EMIF接口实现FPGA与DSP的高速连接（方法）

FPGA和DSP通过EMIF（ExternalMemoryInterface）接口连接是一种常见的高速数据通信方式。

AigcFox·2024-01-20 01:19

基于FPGA实现通信系统：Verilog与HLS的选择与应用

基于FPGA实现通信系统通常涉及使用硬件描述语言（HDL）来定义硬件电路的行为。Verilog是一种常用的HDL，适用于在FPGA上实现数字通信系统。

AigcFox·2024-01-20 01:19

FPGA时序分析与时序约束(四)——时序例外约束

目录一、时序例外约束1.1为什么需要时序例外约束1.2时序例外约束分类二、多周期约束2.1多周期约束语法2.2同频同相时钟的多周期约束2.3同频异相时钟的多周期约束2.4慢时钟域到快时钟域的多周期约束2.5快时钟域到慢时钟域的多周期约束三、虚假路径约束四、最大/最小延时约束一、时序例外约束1.1为什么需要时序例外约束在STA中时序分析工具默认的时序检查方式可能与实际情况不吻合，此时就需要额外增加一

STATEABC·2024-01-20 01:48

【工作记录】基于springboot3+springsecurity6实现多种登录方式(一)

前言springboot3已经推出有一段时间了，近期公司里面的小项目使用的都是springboot3版本的，安全框架还是以springsecurity为主，毕竟亲生的。

泽济天下·2024-01-20 00:02

vivado RTL运行方法检查、分析方法报告、报告DRC

运行方法检查VivadoDesignSuite提供基于超快设计的自动化方法检查使用“报告方法论”命令的FPGA和SoC（UG949）方法论指南。

cckkppll·2024-01-19 22:42

vivado 调试设计

调试设计概述FPGA设计的调试是一个多步骤的迭代过程。