FPGA应用篇第26页

【risc-v】易灵思efinix FPGA riscv 时钟配置的一些总结

系列文章目录分享一些fpga内使用riscv软核的经验，共大家参考。后续内容比较多，会做成一个系列。

神仙约架·2023-12-04 06:44

股海海风·2023-12-04 05:03

linux tsn网络,openTSN

一、OpenTSN简介OpenTSN是基于FAST架构设计的TSN集成验证环境，主要设计目标包括：(1)基于FPGA实现支持802.1AS、802.1Qbv，802.1Qch，802.1Qci等TSN核心功能的交换机原型

项木咄·2023-12-04 00:54

Open TSN 3.2之TSNSwitch3.2内部TSS模块 FPGA代码笔记（一）

一.TSS(TimingSensitiveSwitch，时间敏感交换)模块总体介绍整个架构划分为五大部分逻辑：网络输入处理逻辑、网络输出处理逻辑、控制输入处理、控制输出处理以及内部处理逻辑。二.网络输入处理逻辑详解网络输入处理逻辑主要包括：NRX(网络接收)模块,FPA(帧解析)模块,IBI(输入缓存接口)模块这三部分。内部组成框图和代码RTL视图如下1.网络输入处理之NRX(NetworkRX，

汤圆好吃·2023-12-04 00:51

加密挖矿、AI发展刺激算力需求激增！去中心化算力时代已来临！

行业对算力的真实需求，也极大推动了芯片厂商的发展，矿机芯片经历了CPU、GPU、FPGA、ASIC等发展阶段。在PoW共识机制的大背景下，算力的付出为链的安全性提供保障。

链科天下·2023-12-03 10:36

使用 DMA 在 FPGA 中的 HDL 和嵌入式 C 之间传输数据

使用DMA在FPGA中的HDL和嵌入式C之间传输数据该项目介绍了如何在PL中的HDL与FPGA中的处理器上运行的嵌入式C之间传输数据的基本结构。

OpenFPGA·2023-12-03 05:52

FPGA学习之Verilog语言入门指导（嵌入式）

FPGA学习之Verilog语言入门指导（嵌入式）Verilog是一种硬件描述语言（HDL），广泛用于FPGA（可编程逻辑器件）的设计和开发。

技术无限探索·2023-12-02 22:57

FPGA系列：1、FPGA/verilog源代码保护：基于Quartus13.1平台保护verilog源码发给第三方但不泄露源码

天城寺电子·2023-12-02 18:08

【三哥说技术】第一集从小白到高手课程安排和介绍硬件、嵌入式软件、app、云平台、FPGA以及AI人工智能

【三哥说技术】第一集从小白到高手课程安排和介绍包括硬件、嵌入式软件、app、云平台、FPGA以及AI人工智能【三哥说技术】第一集从小白到高手课程安排和介绍，课程包括硬件、嵌入式软件、app、云平台、FPGA

柔贝特三哥·2023-12-02 16:09

GoWin FPGA--- startup2

clockClickTools\IPCoreGenerator\rPLL,andopentheconfigurefile原语forClock双击选项，生产对应的代码，Copy到制定的地点。右侧有对应的说明文件

Kent Gu·2023-12-02 09:25

【数字图像处理】边缘检测

本文主要介绍数字图像边缘检测的基本原理，并记录在紫光同创PGL22GFPGA平台的布署与实现过程。

洋洋Young·2023-12-02 09:55

FPGA纯verilog实现 LZMA 数据压缩，提供工程源码和技术支持

FPGA纯verilog实现LZMA数据压缩，提供工程源码和技术支持目录1、前言2、我这儿已有的FPGA压缩算法方案3、FPGALZMA数据压缩功能和性能4、FPGALZMA数据压缩设计方案输入输出接口描述数据处理流程

hexiaoyan827·2023-12-02 09:21

北邮22级信通院数电：Verilog-FPGA（12）第十二周实验（2）彩虹呼吸灯

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分二.管脚分配三.实验效果一.代码部分rainbow_breathing_light.vmodulepwm(input[7:0]duty,inputclk,outputregout);reg[7:

青山入墨雨如画·2023-12-02 09:51

FPGA时序分析与时序约束（一）

而FPGA内部也有着非常丰富的可配置的布线资源，能够让位于不同位置的逻辑资源块、时钟处理单元、BLOCKRAM、DSP和接口模块等资源能够相互通信，完成所需功能。

STATEABC·2023-12-02 09:50

北邮22级信通院数电：Verilog-FPGA（12）第十二周实验（1）设计一个汽车尾灯自动控制系统

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.题目要求二.代码部分2.1car_system.v2.2divide.v三.管脚分配四.实现效果一.题目要求设计一个汽车尾灯自动控制系统，要求根据汽车行驶状态自动控制汽车尾灯：直行：尾灯不亮；右转：右侧

青山入墨雨如画·2023-12-02 09:49

【解决win10 64位系统下ISE14.7闪退问题】

【解决win1064位系统下ISE14.7闪退问题】在FPGA开发中，使用XilinxISE设计工具可以快速进行开发。但是在使用win1064位系统下的ISE14.7版本时，可能会遇到闪退的问题。

星光璀抱·2023-12-02 01:19

【【FPGA中断的介绍附上上个MicroBlaze 代码的解析】】

FPGA中断的介绍附上上个MicroBlaze代码的解析我们先附带上上一节MicroBlaze的blockdesign结构和代码本次实验参考自正点原子达芬奇开发板MicroBlaze开发我们可以看出我们圈画了一个中断控制器

ZxsLoves·2023-12-01 16:40

【【FPGA 之Micro Blaze的串口中断实验】】

FPGA之MicroBlaze的串口中断实验我们在使用MicroBlaze进行嵌入式系统设计的时候，通常会用到AXIUartliteIP核与外部设备通信。

ZxsLoves·2023-12-01 16:40

【【FPGA的 MicroBlaze 的介绍与使用】】

FPGA的MicroBlaze的介绍与使用可编程片上系统（SOPC）的设计在进行系统设计时，倘若系统非常复杂，采用传统FPGA单独用Verilog/VHDL语言进行开发的方式，工作量无疑是巨大的，这时调用

ZxsLoves·2023-12-01 16:30

FPGA串口接收解帧、并逐帧发送有效数据——1

FPGA串口接收解帧、并逐帧发送有效数据工程实现的功能：FPGA串口接收到串口调试助手发来的数据，将其数据解帧。

灵风_Brend·2023-12-01 13:37

FPGA架构和应用基础知识

FPGA代表现场可编程门阵列，它是一种半导体逻辑芯片，可编程成几乎任何类型的系统或数字电路，类似于PLD。PLD仅限于数百个门，但FPGA支持数千个门。

EDA365电子论坛·2023-12-01 13:07

AI时代FPGA厂商与FPGA工程师该如何转型？

在嵌入式系统研发领域，随着产品AI化升级进程，原先设计常规数字系统的FPGA硬件工程师和系统软件设计师们都不得不面临技术转型的问题。

喜欢打酱油的老鸟·2023-12-01 13:06

Achronix的FPGA技术可优化用于工业4.0及5.0的人工智能（WP027）

简介在过去三百年间，工业领域取得了长足的进步。机器设备最初于18世纪问世，主要以水和蒸汽为动力，并引发了18世纪末的工业革命（通常被称为工业1.0）。尽管流水组装线的概念可以追溯到中国古代的青花瓷制作，但直到19世纪末，亨利·福特才设立了第一条电动流水线，形成了工业2.0的框架。自动化和计算机技术于1960年代末期开始崭露头角，并构成了工业3.0的雏形，为如今驱动着工业4.0的自动化、人工智能（A

电子科技圈·2023-12-01 13:35

Achronix帮助用户基于Speedcore eFPGA IP来构建Chiplet

中国上海，2023年8月——高性能FPGA芯片和嵌入式FPGAIP（eFPGAIP）领域内的先锋企业Achronix半导体公司日前宣布：为帮助用户利用先进的SpeedcoreeFPGAIP来构建先进的chiplet

电子科技圈·2023-12-01 13:35

FPGA芯片厂商

FPGA芯片厂商1）引言给FPGA一个支点，它可以撬动整个数字逻辑。

宁静致远future·2023-12-01 13:34

TCP解帧解码、并发送有效数据到FPGA

TCP解帧解码、并发送有效数据到FPGA工程的功能：使用TCP协议接收到网络调试助手发来的指令，将指令进行解帧，提取出帧头、有限数据、帧尾；再将有效数据发送到FPGA端的BRAM上，实现信息传递。

灵风_Brend·2023-12-01 13:02

Achronix推出基于FPGA的加速自动语音识别解决方案

提供超低延迟和极低错误率（WER）的实时流式语音转文本解决方案，可同时运行超过1000个并发语音流2023年11月——高性能FPGA芯片和嵌入式FPGA（eFPGAIP）领域的领先企业Achronix半导体公司日前自豪地宣布

电子科技圈·2023-12-01 13:30

Xilinx FPGA——ISE的UCF时序约束

时序约束是我们对FPGA设计的要求和期望，例如，我们希望FPGA设计可以工作在多快的时钟频率下等等。设计是要求系统中的每一个时钟都进行时序约束。

仲南音·2023-12-01 13:22

华为FPGA设计设计规范

华为FPGA设计设计规范前言本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是：在于规范整个设计流程，实现开发的合理性、一致性、高效性。

数字积木·2023-12-01 11:13

vivado实现分析与收敛技巧1

IDR围绕复杂的时序收敛功能特性展示了一个简单的用户界面，对于大部分设计，它所达成的结果与FPGA专家不相上下。

cckkppll·2023-12-01 06:24

pcie dma 相关知识整理（xilinx平台）

DMA读过程1、驱动程序向操作系统申请一片物理连续的内存;2、主机向该地址写入数据；3、主机将这个内存的物理地址告诉FPGA；4、FPGA向主机发起读TLP请求—连续发出多个读请求；

zzyaoguai·2023-12-01 01:55

【FMC140】基于VITA57.4标准的双通道5.2GSPS（或单通道10.4GSPS）射频采样FMC+子卡模块

是一款具有缓冲模拟输入的低功耗、12位、双通道（5.2GSPS/通道）、单通道10.4GSPS、射频采样ADC模块，该板卡为FMC标准，符合VITA57.1规范，该模块可以作为一个理想的IO单元耦合至FPGA

北京青翼科技·2023-11-30 19:10

【FMC139】青翼科技基于VITA57.1标准的4路500MSPS/1GSPS/1.25GSPS采样率14位AD采集FMC子卡模块

该ADC与FPGA的主机接口通过8通道的高速串行GTX收发器进行互联。该板卡主要面向通信与无线基础设施、雷达、宽频带通信、毫米波通信、自动测试设

北京青翼科技·2023-11-30 19:08

React应用篇：实现文本不可复制

使用样式文本不可选中user-select:none;/*不可复制*/-webkit-user-select:none;/*Safari*/-ms-user-select:none;/*IE10+andEdge*/值说明auto默认。如果浏览器允许，则可以选择文本none防止文本选取。text文本可被用户选取。all单击选取文本，而不是双击。使用copy事件handleConpay(e){aler

HaanLen·2023-11-30 18:33

芯片及设计制造 - 小记

文章目录关于芯片制造材料芯片分类ASICASSPSoCFPGA可编程SoC或SoCFPGA微处理器（μP或MPU）微控制器（μC或MCU）芯片设计和制造过程：需求&方案架构设计架构验证形式验证/属性检查前端设计

伊织code·2023-11-30 08:55

Chipyard BOOM环境搭建

ChipyardBOOM环境搭建安装流程安装依赖下载chipyard并配置BOOM使用BOOM进行Dhrystone测试：使用BOOM核仿真自己编写的C程序移植到FPGA上Linux综合生成SmallBOOMConfig

diamond_biu·2023-11-30 07:58

FPGA学习笔记五：Moore状态机与Mealy状态机的区别（基于Verilog）

目录前言一、状态机及其描述二、Moore状态机和Mealy状态机设计对象描述及其原理（一）Moore状态机（二）Mealy状态机总结前言本篇博客主要基于一些状态机书写的规范以及其构成结构進行相应的简单分析，同时依据HDLBits中两道典型的题目（HDLBits第139题：简单Moore状态机的实现和HDLBits第140题：简单Mealy状态机的实现）分析两種状态机的异同和电路描述特点。一、状态机

STI浅结隔離·2023-11-30 04:00

计算机组成原理--TPU

算是读书笔记吧极客时间--深入浅出计算机组成原理现场可编程门阵列--FPGA（Field-ProgrammableGateArray）FPGA本质上是一个可以通过编程，来控制硬件电路的芯片。

kirito_song·2023-11-29 17:38

【Intel FPGA】D5005 使用笔记

项目总目标，在AFU中实现xx算法+DDR1.FPGAdevice：1SX280HN2F43E2VG2.硬件架构图3.DDR信息4.FIM（FPAGInterfaceManager）TheFIMcontainstheFPGAlogictosupporttheaccelerators

茶茶酱和FPGA·2023-11-29 16:53

基于FPGA的五子棋游戏设计

基于FPGA的五子棋游戏设计本文基于FPGA设计五子棋游戏，使用按键输入，使用VGA接口输出。五子棋的棋具与围棋相同，棋子分为黑白两色，棋盘为10×10，棋子放置于棋盘线交叉点上。

LEEE@FPGA·2023-11-29 16:15

DDR-MIG 学习记录

MIG调试总结：对vivado软件中用于控制DDR2/DDR3的控制器MIG(MemoryInterfaceGenerator)IP核进行了仿真测试，以学习如何用IP核来控制FPGA板载SDRAM的读写

little ur baby·2023-11-29 16:25

笔记-PC端wireshark采集FPGA数据的操作

wireshark采集FPGA的数据目录一、准备工作二、操作步骤一、准备工作1、软件：wireshark2、平台：PC（本人是win11）、带有以太网功能的zynq平台3、网线:用网线连接zynq板子和

彭飞万里·2023-11-29 16:20

FPGA万花筒之(七)：FPGA实现神经网络加速的Hello World

姓名：张俸玺学号：20012100022学院：竹园三号书院转自https://blog.csdn.net/weixin_38712697/article/details/82818683【嵌牛导读】FPGA

张俸玺20012100022·2023-11-29 13:18

C2--Vivado开发环境之bit生成，文件组成，代码固化2022-12-08

1.FPGA的开发流程Fpga代码的开发分为以下流程：设计定义（处于架构阶段，对需求进行定义，分析，模块划分）设计输入（verilogRTL代码输入、原理图）功能仿真分析和综合（由源文件综合编译runsynthesis

晓晓暮雨潇潇·2023-11-29 11:42

FPGA Verilog实现JK触发器再实现模12加法计数器

JK触发器，无法仿真，代码如下，按照老师PPT写的`timescale1ns/1psmoduleJKtrigger(Q,CLK,RESET,SET,J,K);inputCLK,RESET,SET,J,K;outputQ;regQ;always@(posedgeCLKornegedgeRESETornegedgeSET)begin//异步复位与置位触发器的复位和置位与时钟信号无关//按照逻辑表达式写

Sharninjak·2023-11-29 10:23

（91）Verilog实现D触发器

（91）Verilog实现D触发器1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）Verilog实现D触发器5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray

宁静致远dream·2023-11-29 10:19

Xilinx Zynq-7000系列FPGA多路视频处理：图像缩放+视频拼接显示，提供工程源码和技术支持

9527华安·2023-11-29 05:45

[Qt及Qt Quick开发实战精解] 第1章多文档编辑器

这一章的例子是对《QtCreator快速人门》基础应用篇各章节知识的综合应用，也是一个规范的实例程序。

weixin_30498807·2023-11-29 04:52

【FPGA】八、UART串口通信

文章目录前言一、UART简介1、基本概念2、UART协议3、波特率简介二、UART串口回环实验1、设计思路2、程序代码①串口接收模块②串口发送模块③串口顶层模块④串口仿真模块3、仿真验证总结前言在我们进行FPGA

卡夫卡与海·2023-11-29 00:26

菜鸟学FPGA

本菜鸟今天开始学习FPGA，每天分享学习进程。

z15190486824·2023-11-29 00:26

推荐频道

FPGA应用篇