FPGA应用篇第40页

北邮22级信通院数电：Verilog-FPGA（7）第七周实验（2）：BCD七段显示译码器（关注我的uu们加群咯~）

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~一.verilog代码1.1decoder_led.vmoduledecoder_led(A,RBI,LT,BI_RBO,seg_led,seg_led_DP,seg_led_DIG

青山入墨雨如画·2023-10-27 22:25

北邮22级信通院数电：Verilog-FPGA（7）Error: Can‘t open project -- you do not have permission to write …

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~问题描述Error:Can'topenproject--youdonothavepermissiontowritetoallthefilesorcreatenewfilesinthe

青山入墨雨如画·2023-10-27 22:25

北邮22级信通院数电：Verilog-FPGA（7）第七周实验（1）：带使能端的38译码器&&全加器（关注我的uu们加群咯~）

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~目录方法一：modelsim仿真检验结果1.1verilog代码1.1.1decode_38.v（顶层模块）1.1.2decode_38_tb.v1.2仿真步骤1.3仿真结果&&波形

青山入墨雨如画·2023-10-27 22:52

嵌入式框架设计中的四种常用模式

例如一个设备初始化的逻辑，框架代码如下：TBoolCBaseDevice::Init(){if(DownloadFPGA()!

这我可不懂·2023-10-27 22:51

工业4.0时代来临，POWERLINK协议在千兆网卡下的性能

1硬件平台：该方案采用FPGA做为主芯片，在FPGA中实现千兆以太网的MAC

特立独行的猫a·2023-10-27 21:24

浅谈AXI总线

1：协议简介Xilinxfpga从Virtex-6系列开始，内部IP都支持AXI4总线协议，AXI高级可扩展接口（AdvancedeXtensibleInterface,AXI）是一种总线协议，该协议是

bendandawugui·2023-10-27 21:42

XILINX XC7A200T-2FBG676C PLC可编程逻辑控制器

FPGA,Artix-7,MMCM,PLL,400I/O,628MHz,215360单元,950mV至1.05V,FCBGA-676XILINXArtix®-7FPGA系列是一款高性价比FPGA，提供高性能

深圳市泰凌微电子·2023-10-27 20:18

【VPX611】基于6U VPX总线架构的SATA3.0高性能数据存储板（3.2GByte/s存储带宽）

VPX611是一款基于6UVPX总线架构的高性能数据存储板，该板卡采用2片XilinxKintex-7系列FPGA作为主控单元，FPGA内嵌RAID控制器，最大支持8个mSATA盘，最大存储容量可以达到

北京青翼科技·2023-10-27 16:54

基于 ARM+FPGA+AD平台的多类型同步信号采集仪开发及试验验证（一）上位机设计

采集仪上位机设计本章开发了一款基于C#的上位机软件，用于对多类型同步信号采集仪的各项功能进行操作。从采集仪的数据传输需求出发，上位机利用以太网UDP协议实现与采集仪的数据交互，包括向采集仪发送控制信息与配置信息、接收采集仪传来的AD数据，然后对数据进行解析，根据面向用户原则，开发图形用户界面GUI，实现性能配置、数据可视化和本地存储的功能。4.1总体设计本文开发的多类型同步信号采集仪可以根据UDP

深圳信迈科技DSP+ARM+FPGA·2023-10-27 16:09

基于 ARM+FPGA+AD平台的多类型同步信号采集仪开发及试验验证（一）

对工程结构的服役状况进行实时的监测和诊断，及时地发现结构的损伤，评估其安全性能，预判结构的性能变化趋势与服役期限并提出改进举措，对提高工程结构的使用效率，保障人民生命财产安全具有极其重要的意义，已经成为工程结构越来越迫切的技术需求[2]。结构健康监测系统能够采集反应结构服役现状的各项数据，利用结构健康诊断方法实时判断结构损伤的位置与程度，评估其安全性能，预测结构的性能变化趋势并对危险情况进行预警，

深圳信迈科技DSP+ARM+FPGA·2023-10-27 16:39

基于 ARM+FPGA+AD平台的多类型同步信号采集仪开发及试验验证（二）板卡总体设计

2.2板卡总体设计本章开发了一款基于AD7193+RJ45的多类型传感信号同步调理板卡，如图2.4所示，负责将传感器传来的模拟电信号转化为数字信号，以供数据采集系统采集，实现了单通道自由切换传感信号类型与同步采集多类型传感信号的功能（包含桥式电路信号、IEPE传感信号、电流和电压四种传感信号）。该模块具备了以下功能：（1）对桥式电路信号、IEPE传感信号、电压和电流传感信号进行调理，将这四种传感信

深圳信迈科技DSP+ARM+FPGA·2023-10-27 16:35

FPGA学习笔记_SDRAM_概述

FPGA学习笔记SDRAM概述1.SDRAM简介2.SDRAM存取原理3.SDRAM特性1.SDRAM简介SDRAM，同步动态随机存储器（SynchronousDynamicRandomAccessMemory

GloriaHuo·2023-10-27 12:31

SDRAM学习笔记（MT48LC16M16A2，w9812g6kh）

一、基本知识SDRAM:即同步动态随机存储器（SynchronousDynamicRandomAccessMemory）,同步是指其时钟频率与对应控制器（CPU/FPGA）的系统时钟频率相同，并且内部命令的发送与数据传输都是以该时钟为基准

little ur baby·2023-10-27 12:24

FPGA学习笔记_串口收发与存取双口ram简易应用

FPGA学习笔记串口收发与存取双口ram简易应用1原理图2Verilog代码3Modelsim仿真4.FPGA板级验证串口收发与存取双口ram简易应用实验现象：在pc机上通过串口发送数据到FPGA中，FPGA

GloriaHuo·2023-10-27 12:52

串口收发之ram存取

项目名称串口收发之ram存取具体要求串口发送6个数据到FPGA，通过双端口ram将数据缓存，每按下一个按键，上位机接收一个数据，按下按键6次接收5位数据完毕设计说明下图为设计框架，除了ram_ctrl模块

xxg薛·2023-10-27 12:21

搭建串口收发与存储双口RAM简易应用系统

搭建串口收发与存储双口RAM简易应用系统为了实现通过串口发送数据到FPGA中，FPGA接收到数据后将数据存储在双口ram的一段连续空间中，当需要时，按下按键S0，则FPGA将RAM中存储的数据通过串口发送出去

傻童:CPU·2023-10-27 12:19

FPGA串口收发+按键+双口RAM组成的简易系统设计

实验现象：通过串口发送数据到FPGA中，FPGA接收到数据后将数据存储在双口ram的一段连续空间中，通过QuartusII软件提供的In-SystemMemoryContentEditor工具查看RAM

学习ing的青年·2023-10-27 12:19

FPGA 20 串口收发与存储双口RAM 简易应用系统设计

FPGA20串口收发与存储双口RAM简易应用系统设计主要功能：FPGA接收到数据后将数据存储在双口ram的一段连续空间中，当需要时，按下按键Key_in，则FPGA将RAM中存储的数据通过串口发送出去.

没有价值的生命·2023-10-27 12:17

uart_dpram:搭建串口收发与存储双口RAM简易应用系统

通过串口发送数据到FPGA中，FPGA接收到数据后将数据存储在双口RAM的一段连续空间中，当需要时，按下按键0，则FPGA将RAM中存储的数据通过串口发送出去。

杰之行·2023-10-27 12:45

FPGA学习笔记（五），串口

注：文章内容为本人学习笔记，若有错误欢迎指正或补充。1，串口串口即通用异步收发器，异步串行通信口，全双工，串口是一种通信方式，其内部有不同的协议，常见的通信接口有RS232,RS485,RS499,RS423,RS422。串口的通讯方式，主机和从机分别都有两个端口Rx和Tx，主机的Rx与从机的Tx相连，主机的Tx与从机的Rx相连。串口的接口即com口又叫DB9，有9个引脚，其中第二和第三引脚最重要

春风沂水丶·2023-10-27 12:43

【FPGA零基础学习之旅#17】搭建串口收发与储存双口RAM系统

欢迎来到FPGA专栏~搭建串口收发与储存双口RAM系统☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：FPGA学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注

小夏与酒·2023-10-27 12:12

Artix-7 and Spartan-7 FPGAs DDR2/DDR3 PCB设计指导

引言：本文我们介绍FPGA外设DDR2/DDR3硬件设计相关内容，包括PCB板层数估计，信号端接、信号完整性及时序考虑等问题。

FPGA技术实战·2023-10-27 10:13

SD卡的FPGA实现

1简介 SD（SecureDigitalCard）卡，即数字安全卡，实在MMC（MultimediaCard）多媒体卡的基础上发展而来的，且接口向上兼容。MMC卡可以被SC卡识别。SD卡按照容量分为SD、SDHC、SDXC三个等级。SD支持V1.0，SDHC以上支持V2.0协议。本次SD卡为V2.0且工作在SPI模式下。2接口 SD卡有9根引脚线，可工作在SDIO模式或者SPI模式。在SD

FPGA小白758·2023-10-27 09:30

千兆以太网（二）——MDIO接口协议

FPGA通过MDIO接口对PHY芯片的内部寄存器进行配置。通常情况下芯片在默认情况下也可以工作，即配置芯片不是必须的。也可通过外接特殊引脚的方式来配置PHY芯片的工作模式。2.MDIO协议

FPGA小白758·2023-10-27 09:00

ZYNQ基础知识

1.ZYNQ介绍全称为Zynq-7000AllProgrammableSoc1.Zynq是赛灵思（Xilinx）推出的新一代全可编程片上系统，将处理器的软件可编程性和FPGA的硬件可编程性完美结合。

FPGA小白758·2023-10-27 09:00

FPGA基础设计之数码管显示

1.数码管简介数码管是一种半导体发光器件，其基本单元是发光二极管。一般分为七段数码管和八段数码管，多的一段是小数点。也有其他如N型、米型数码管以及16段、24段管等。本次设计的是八段数码管1.1数码管硬件结构公阴极数码管高电平亮，公阳极数码管低电平亮。AC620上搭载的是公阳极数码管。数码管的显示有静态和动态两种：静态的特点是每个数码管的段必须接一个八位数据线来保持显示的字形码，输送一次字形码后，

FPGA小白758·2023-10-27 09:30

嵌入式三级知识点整理

*特点：“专、隐、受限、可靠、实时、软固”**【嵌入式系统的CPU的范畴】：最初的4位，目前大规模的8位16位，受欢迎的32、64位（CPU=>ARMDSPFPGA.等）。

彬杉·2023-10-27 07:14

【VPX302】基于3U VPX总线架构的高性能数据预处理平台

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载1组独立的72位DDR4SDRAM大容量缓存。

北京青翼科技·2023-10-27 05:34

【VPX610】青翼科技基于6U VPX总线架构的高性能实时信号处理平台

板卡概述VPX610是一款基于6UVPX架构的高性能实时信号处理平台，该平台采用2片TI的KeyStone系列多核DSPTMS320C6678作为主处理单元，采用1片Xilinx的Virtex-7系列FPGAXC7VX690T

北京青翼科技·2023-10-27 05:29

基于FPGA的电风扇控制器verilog，视频/代码

名称：基于FPGA的电风扇控制器verilog软件：QuartusII语言：Verilog代码功能：基于FPGA的电风扇控制器运用EDASOPO实验开发系统设计一个基于FPGA的电风扇定时开关控制器,能实现手动和自动模式之间的切换

蟹代码丫·2023-10-27 01:07

简单电子琴设计verilog蜂鸣器8音阶,视频/代码

输入为8个按键，每个按键对应一个音阶2、输出为speaker蜂鸣器，当其中一直按键按下时，输出特定频率的音阶方波信号演示视频：简单电子琴设计verilog蜂鸣器8音阶_Verilog/VHDL资源下载FPGA

蟹代码丫·2023-10-27 01:07

简单8位CPU设计verilog微处理器，源码/视频

m=home&c=View&a=index&aid=213FPGA代码Verilog

蟹代码丫·2023-10-27 01:04

【MATLAB教程案例88】通过matlab模拟光的干涉现象

欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》目录1.软件版本2.光干涉现象的相关理论

fpga和matlab·2023-10-27 00:24

FPGA设计时序约束七、设置时钟不确定约束

一、背景在之前的时序分析中，通常是假定时钟是稳定理想的，即设置主时钟周期后按照周期精确的进行边沿跳动。在实际中，时钟是非理想存在较多不确定的影响，存在时延和波形的变化，要准确分析时序也需将其考虑进来，下面将对其进行介绍。二、时钟例外Vivado的时序约束中，考虑时钟不稳定影响的约束包括set_clock_latency,set_clock_uncertainty,set_input_jitter，

知识充实人生·2023-10-26 23:21

【2021集创赛】Arm杯三等奖：基于FPGA的人脸检测SoC设计

本作品参与极术社区组织的有奖征集|秀出你的集创赛作品风采,免费电子产品等你拿~活动。团队介绍参赛单位：合肥工业大学队伍名称：芯创之家指导老师：邓红辉、尹勇生参赛杯赛：Arm杯参赛人员：王亮李嘉燊金京获奖情况：全国总决赛三等奖1.项目简介人脸检测系统在诸多领域都有实际作用，比如自动进行出入登记：人员或车辆出入小区时可自动抓拍扫描记录，省去人工记录，省时省力；安防应用：可利用此识别技术对小区常住人口和

极术社区·2023-10-26 20:40

定时器模块FB【FPGA】

定时器FB：通过Verilog编程实现定时器的案例如下：moduletimer(inputclk,//时钟信号inputrst,//复位信号outputreg[31:0]count//计数器输出);reg[31:0]temp_count;//临时计数器always@(posedgeclkorposedgerst)begin//条件【上升沿clk，下降沿rst】if(rst)begin//复位信号为

cfqq1989·2023-10-26 18:50

FPGA怎么写PLC

//======PLC模块==============`timescale1ns/1ns//时钟周期modulePLC(input[255:0]X,output[255:0]Y,inout[1024:0]M//最后一个不加逗号);////assign非时序，always时序，posedge上升沿always@(*)//时序程序：【X,Y,M】有变化就激活Runif(X[4:3]);//X4如果按下

cfqq1989·2023-10-26 18:17

比较DSP、MCU、ARM、CPLD/FPGA

DSP数字信号处理器（DigitalSignalPorcessor）；硬件结构：CPU、存储器、总线、外设接口、时钟以及硬件加速器（音频、视频处理）等；操作系统：DSP/BIOS，SYS/BIOS/LINUX；特点：硬件乘法器以及特殊指令，硬件FFT加速等；应用领域：高密度、重复运算及大数据容量的信号处理。MCU微控制器/单片微型计算机（单片机）MicroControlUnit/SingleChi

守夜人猴儿精·2023-10-26 14:19

ARM、FPGA、DSP、PCB、PLC工作该怎么选

第一类是偏软件的ARM，DSP，FPGA，这类实习生在招聘的时候，我们一般归类到嵌入式软件开发或者通用软件开发，因为这三类岗位，以后正式工作的时候，一般都与硬件、电路接触的不多，主要的工作形式还是在电脑上编写对应平

木子点灯·2023-10-26 14:48

比较MCU、DSP、ARM、SOC、FPGA

1、采用架构ARM：架构采用32位精简指令集（RISC）处理器架构，从ARM9开始ARM都采用了哈佛体系结构，这是一种将指令与数据分开存放在各自独立的存储器结构，独立的程序存储器与数据存储器使处理器的处理能力得到较大的提高。ARM多采用流水线技术，此技术通过多个功率部件并行工作来缩短程序执行时间，使指令能在多条流水线上流动，从而提高处理器的效率和吞吐率。现今ARM7采用了典型的三级流水线，ARM9

nszjh·2023-10-26 14:44

一文讲解单片机、ARM、MCU、DSP、FPGA、嵌入式错综复杂的关系！

然后，MCU、DSP、FPGA这些都属于嵌入式系统的范畴，是为了实现某一目的而使用的工具。MCU俗称”单片机“经

人工智能学家·2023-10-26 14:43

ARM、MCU、DSP、FPGA、SOC的比较

ARM、MCU、DSP、FPGA、SOC的比较1、采用架构·ARM：架构采用32位精简指令集（RISC）处理器架构，从ARM9开始ARM都采用了哈佛体系结构，这是一种将指令与数据分开存放在各自独立的存储器结构

Vance2016·2023-10-26 14:43

Zynq UltraScale+ XCZU15EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端FPGA

9527华安·2023-10-26 14:10

嵌入式中的MCU、ARM、DSP、FPGA

目录“角色扮演”MCUARM特点DSP特点FPGA特点应用“角色扮演”MCU（MicrocontrollerUnit）、ARM（AdvancedRISCMachine）、DSP（DigitalSignalProcessor

JiaYu嵌入式·2023-10-26 14:09

区块链 - 算力之美

矿机芯片的进化历经CPU、GPU、FPGA、ASIC四个阶段。

www当下·2023-10-26 12:16

Xilinx MicroBlaze定时器中断无法返回主函数问题解决

最近在使用Xilinx7系列FPGAXC7A100T时，运行MicroBlaze软核处理器，添加了AXITIMERIP核，并使能定时器溢出中断，发现定时器触发中断后，无法返回主函数的问题，最后发现修改编译器优化等级就正常了

whik1194·2023-10-26 11:49

FPGA驱动步进电机-Sin曲线加速

FPGA驱动步进电机-Sin曲线加速基本实现原理实际仿真的波形程序以下由特权同学的FPGA文档摘取Sin曲线控制step脉冲信号生成的功能框图如下所示。

自小吃多·2023-10-26 11:17

FPGA从入门到精通（二十）SignalTapII

之前的工程我们是做仿真，设置激励，观察输出波形去判断代码没有问题，但事实上我们真实的需求是综合后的代码下载到FPGA芯片中能够符合预期。

m0_61687959·2023-10-26 11:14

嵌入式Linux_Petalinux一——FPGA学习笔记＜？＞

目录一.开发环境搭建1.Ubuntu和Windows文件互传1、开启Ubuntu下的FTP服务2、Windows下FTP客户端安装2.Ubuntu和Windows文件本地共享3.Ubuntu系统搭建tftp服务器4.Ubuntu下NFS和SSH服务开启5.SourceInsight软件安装和使用6.VisualStudioCode软件的安装和使用7.SecureCRT软件安装和使用8.Putty软

switch_swq·2023-10-26 00:37

基础设计二（IP核）——FPGA学习笔记＜3＞

目录一.IP核的使用1.PLLIP核PLL简介xilinxvivadoIP核配置xilinxvivadoIP核调用2.ROMIP核xilinxvivadoIP核配置⑴创建初始化文件.coe文件⑵单端口ROM的配置⑶双端口ROM的配置xilinxvivadoIP核调用3.RAMIP核xilinxvivadoIP核配置⑴单端口ROM的配置xilinxvivadoIP核配置4.FIFOIP核⑴SCFIF

switch_swq·2023-10-26 00:36

推荐频道

FPGA应用篇