FPGA应用篇第43页

FPGA19 嵌入式RAM之双端口RAM 使用和测试

FPGA19嵌入式RAM之双端口RAM使用和测试模块名称：dpram()IPCore主要功能：调用内部的资源，实现数据的读/写功能实验目的：了解这些芯片专用硬件资源的情况下，将其合理的应用到对应的系统中

没有价值的生命·2023-10-21 15:49

【FPGA零基础学习之旅#16】嵌入式块RAM-双口ram的使用

欢迎来到FPGA专栏~双口ram的使用☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：FPGA学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注

小夏与酒·2023-10-21 15:14

FPGA lattice深力科电子LCMXO3LF-4300C-5BG256I MachXO3系列适用于主板的“最先上电/最后断电”解决方案

FPGAlattice深力科电子LCMXO3LF-4300C-5BG256IMachXO3系列适用于主板的“最先上电/最后断电”解决方案FPGAlattice深力科电子LCMXO3LF-4300C-5BG256IMachXO3

Hailey深力科·2023-10-21 15:24

LCMXO2-1200HC-4TG100I 深力科电子Lattice MachXO2系列低功耗和高性能 FPGA可编程逻辑IC

LCMXO2-1200HC-4TG100I深力科电子LatticeMachXO2系列低功耗和高性能FPGA可编程逻辑IClattice莱迪斯MachXO2系列超低密度FPGA现场可编程门阵列，适用于低成本的复杂系统控制和视频接口设计开发

Hailey深力科·2023-10-21 15:23

FPGA lattice 深力科LCMXO3LF-2100C-5BG324I拥有很强的灵活性和适应性可编程内核的FPGA 值得期待

FPGAlattice深力科LCMXO3LF-2100C-5BG324IMachXO3系列拥有很强的灵活性和适应性可编程内核的FPGA值得期待，FPGA现场可编程逻辑器件,小尺寸，高性能！

Hailey深力科·2023-10-21 14:53

LCMXO2-1200HC-4TG100C FPGA lattice深力科持续优化FPGA成本和功耗的可编程逻辑器件

LCMXO2-1200HC-4TG100CFPGAlattice深力科持续优化FPGA成本和功耗的可编程逻辑器件lattice莱迪斯MachXO2系列超低密度FPGA现场可编程门阵列，适用于低成本的复杂系统控制和视频接口设计开发

Hailey深力科·2023-10-21 14:53

FPGA万花筒之(十五）:Verilog HDL基础

姓名：张俸玺学号：20012100022学院：竹园三号书院转自https://blog.csdn.net/qq_38798425/article/details/107084504【嵌牛导读】FPGA，

张俸玺20012100022·2023-10-21 09:54

【TES600】青翼科技基于XC7K325T与TMS320C6678的通用信号处理平台

板卡概述TES600是一款基于FPGA＋DSP协同处理架构的通用高性能实时信号处理平台，该平台采用1片TI的KeyStone系列多核浮点/定点DSPTMS320C6678作为主处理单元，采用1片Xilinx

北京青翼科技·2023-10-21 08:08

生成式人脸修复增强调研

对比近3年，有影响力的人脸修复工程Real-ESRGAN工程地址：https://github.com/xinntao/Real-ESRGAN效果：人脸增强部分，调用的GFPGAN.GFPGAN工程地址

咆哮的大叔·2023-10-21 07:32

CodeFormer和GFPGAN的本地部署与效果对比

CodeFormer和GFPGAN是两个图片人脸修复的开源程序，两个程序不相伯仲，效果都非常棒，在stablediffusion中这两个插件都有集成进去！

凉亭下·2023-10-21 07:59

FPGA模拟SENSOR，MIPI CSI-2发送图像到RV1126

FPGA模拟SENSOR，MIPICSI-2发送图像到RV11261：FPGA模拟Sensor，使用MIPICSI-2Transmit，发送图像到RV1126。

anhuihbo·2023-10-21 04:12

PXIE板卡，4口QSFP+，PCIE GEN3 X8，XILINX FPGA XCVU3P设计

PXIE板卡，4口QSFP+，PCIEGEN3X8，基于XILINXFPGAXCVU3P设计。

anhuihbo·2023-10-21 04:42

DatenLord前沿技术分享 No.31

在本周的前沿技术分享中，我们邀请到了西南交通大学邸志雄副教授和他的学生向瀚章，来为大家分享开源FPGA设计工具RapidWright技术。01、演讲题目RapidWrig

达坦科技DatenLord·2023-10-21 03:32

DatenLord前沿技术分享 No.12

1、演讲题目OPAE-Xilinx平台级复用开源项目介绍2、演讲时间2022年12月11日上午10:303、演讲人杨碧波，微软亚洲工程院BrainwaveBeijing项目组经理4、引言FPGA以其“快速原型

达坦科技DatenLord·2023-10-21 02:31

FPGA的音乐彩灯VHDL流水灯LED花样，源码和视频

名称：FPGA的音乐彩灯VHDL流水灯LED软件：Quartus语言：VHDL代码功能：（1）设计一彩灯控制电路，按要求控制8路（彩灯由发光二极管代替，受实验箱限制，多路同样控制方法）彩灯的亮灭。

蟹代码丫·2023-10-21 02:05

STM32 接收串口数据并且存储 SD，Python 读取 SD 验证

在我们使用STM32或者FPGA采集数据的时候，需要将数据存储到SD卡中，因为数据是按照地址存储的，并且没有文件结构，所以不能直接用电脑的文件管理器读取，下面是一种读取数据的办法0.实验平台正点原子STM32F407ZG

天地神仙·2023-10-21 01:10

FPGA niosII 视频笔记--小梅

P1(SOPC)SOPC技术介绍IP硬核：外设固定无法修改，增加成本和功耗、依赖具体FPGA器件

gzc0319·2023-10-21 01:35

FPGA学习笔记(3):FIFO

FIFO的学习记录FIFO简介什么是FIFO为什么需要FIFOFIFO的通俗理解FIFO的几个相关的概念写在前面同步FIFO的设计1.实验以及仿真平台2.同步FIFO设计框图存储模块状态模块（Status）读写指针3.FIFO的满空判断第一种方法：引入计数器判断是否空满第二种方法：引入额外的一个Bit判断是否空满4.Verilog代码以及仿真Verilog模块实现测试文件仿真波形异步FIFO设计1

Z980778982·2023-10-21 01:04

异步fifo的设计(FPGA)

本文首先对异步FIFO设计的重点难点进行分析最后给出详细代码一、FIFO简单讲解FIFO的本质是RAM，先进先出重要参数：fifo深度（简单来说就是需要存多少个数据）fifo位宽（每个数据的位宽）FIFO有同步和异步两种，同步即读写时钟相同，异步即读写时钟不相同同步FIFO用的少，可以作为数据缓存异步FIFO可以解决跨时钟域的问题，在应用时需根据实际情况考虑好fifo深度即可本次要设计一个异步FI

暖暖的时间回忆·2023-10-21 01:04

FIFO设计16*8，verilog，源码和视频

演示视频：FIFO设计16*8，verilog，数据显示在数码管_Verilog/VHDL资源下载FPGA代码资源下载网：hdlcode.com代码下载：FIFO设计16*8，

蟹代码丫·2023-10-21 01:32

FPGA的通用FIFO设计verilog，1024*8bit仿真，源码和视频

深度1024，宽度8代码功能：设计一个基于FPGA的FIFO存储器,使之能提供以下功能1.存储空间至少1024储器2.存储位宽8bit3.拓展功能:存储器空、满报警演示视频：http://www.h

蟹代码丫·2023-10-21 01:59

嵌入式Linux_Petalinux二——FPGA学习笔记＜？＞

前置学习：嵌入式Linux_Petalinux一参考资料：正点原子《DFZU2EG_4EVMPSoC之Linux驱动开发指南》关于SecureCRT中如何配置颜色一.Linux基础外设的使用之前使用Petalinux搭建了Linux系统，有了系统就可以在系统上使用相应外设以及运行应用程序。本章我们学习如何通过Linux系统控制开发板上的基础外设，如LED、按键、EEPROM、以太网等。这些外设都可

switch_swq·2023-10-21 00:42

Xilinx FPGA的专用时钟引脚及时钟资源相关

主要参考了https://www.eefocus.com/liu1teng/blog/12-02/237897_4533d.html、XilinxUG471、UG472以及XilinxForum上的一些问答，在此一并表示感谢。---------------------------------------------------------------------------------------

wu_shun_sheng·2023-10-20 21:25

【关于FPGA内部die到pin的延时数据，即pin delay获取方法】

首先，本文只介绍Xilinx的，Alteral的以后。。第一，生成平台Xilinx目前在用的是ISE,和Vivado；二者之间并不是可以互相替代的，或者说这两者不完全是迭代的关系。第二，先介绍常用的–VIVADO这里又有几种方法①不管是windows平台还是linux平台，首先可以使用非工程模式，即TCL模式；******Vivadov2050.1(256-bit)****SWBuild29088

hcoolabc·2023-10-20 21:07

FPGA从入门到精通（二十）SignalTapII

之前的工程我们是做仿真，设置激励，观察输出波形去判断代码没有问题，但事实上我们真实的需求是综合后的代码下载到FPGA芯片中能够符合预期。

m0_61687959·2023-10-20 21:40

【国产虚拟仪器】基于 ZYNQ 的电能质量系统高速数据采集系统设计

通过对比现有高速采集系统的设计方案，主控电路多以ARM微控制器搭配AD转换芯片、ARM+DSP搭配转换芯片以及FPGA+DSP搭配AD转换芯片的架构方式[1-5]。

深圳信迈科技DSP+ARM+FPGA·2023-10-20 19:17

基于FPGA的微观磁共振实验设备开发

1.FPGA概述1)什么是FPGA？现场可编程逻辑门阵列（FieldProgrammableGateArray，FPGA）是被设计为可以重新配置编程的集成电路。

ONEFPGA·2023-10-20 13:10

简单秒表设计仿真verilog跑表，源码/视频

演示视频：简单秒表设计仿真verilog跑表_Verilog/VHDL资源下载FPGA代码资源下载网：hdlcode.com代码下载：简单秒表设计仿真verilog跑表_Verilog/VHDL资源下载名

蟹代码丫·2023-10-20 13:48

FPGA形式化验证工具OneSpin360学习笔记（一）

目录OneSpin360图形界面一致性检查举例等价性检查举例Onespin是领先的EDA解决方案提供商，其360系列产品为FPGA形式化验证工具。

gostman·2023-10-20 08:24

RGB转HSL的FPGA实现

RGB转HSL的FPGA实现_bilibili大脑视觉皮层运作机理简介，CNN其实不像它_bilibili联系请用B站私信上上个视频中讲了《FPGA如何实现图像直方图统计？》。

qq_32010099·2023-10-20 02:47

FPGA图像处理中二值算子的一些妙用

在讲FPGA编程之前，先要介绍一个我用C-sharp写的图像处理小软件。代码已经上传到这个GitHub库中。

qq_32010099·2023-10-20 02:17

【PXIE301-211】基于PXIE总线的16路并行LVDS数据采集、4路低速、2路隔离RS422数据处理平台

板卡概述PXIE301-211A是一款基于PXIE总线架构的16路高速LVDS、4路低速LVDS采集、2路隔离RS422数据处理平台，该平台板卡采用Xilinx的高性能Kintex7系列FPGAXC7K325T

北京青翼科技·2023-10-20 00:41

【PXIE301-211】青翼科技基于PXIE总线的16路并行LVDS数据采集、1路光纤数据收发处理平台

板卡概述PXIE301-211是一款基于PXIE总线架构的16路并行LVDS数据采集、1路光纤收发处理平台，该板卡采用Xilinx的高性能Kintex7系列FPGAXC7K325T作为实时处理器，实现各个接口之间的互联

北京青翼科技·2023-10-20 00:39

Xilinx FPGA 10G Ethernet Subsystem example

The10GEthernetsubsystemprovides10Gb/sEthernetMAC,PhysicalCodingSublayer(PCS)andPhysicalMediumAttachment(PMA)transmitandreceivefunctionalityoveranAXI4-Streaminterface.Thesubsystemisdesignedtointerfacew

青城扬沙·2023-10-20 00:31

FPGA读写操作24lc64

FPGA读写操作常用的EEPROM芯片24lc64速度250k，刚好400个时钟周期，容易计数。

FPGAeer·2023-10-19 21:31

FPGA ax516_eeprom_24lc04_iic

400k`timescale1ns/1ps////Company://Engineer:////CreateDate:2019/09/0419:06:31//DesignName://ModuleName:top//ProjectName://TargetDevices://ToolVersions://Description:////Dependencies:////Revision://Rev

smallerlang·2023-10-19 20:58

FPGA—IIC 设计

FPGA—IIC设计串行同步半双工通信特点连接简单：只有两条总线（串行时钟总线SCL、串行数据总线SDA）；多主多从：可以有多个主机，多个从机；ID唯一：由器件地址决定；传输速度快：I2C总线的传输速率标准模式下可以达到

Lei W.·2023-10-19 20:20

FPGA通信第一篇--USB2.0

FPGA通信第一篇–USB2.01初识USB1.1简介USB（UniversalSerialBus）是一种支持热插拔的高速串行传输总线，它使用差分信号来传输数据。

CHN_Joker·2023-10-19 20:49

FPGA project ： IIC_wr_eeprom

简介：简单双向二线制，同步串行总线。scl：串行时钟线，用于同步通讯数据。sda：双向串行数据线。物理层：1，支持挂载多设备。2，二线制。3，每个设备有其单独的地址。4，空闲时，sda会被上拉电阻拉高。5，存在多个主机时，通过仲裁逻辑决定那个主机控制总线。6，三个速度模式：标准模式（100kb/s）;快速模式（400kb/s）；高速模式（3.4Mb/s）地址：器件地址。7bit，最后1bit为读写

warrior_L_2023·2023-10-19 20:15

【Docker应用篇】Docker安装 Mongodb

【Docker应用篇】Docker安装Mongodbdocker部署Mongodb拉取镜像docker安装mongodb进入容器.

喜羊羊sk·2023-10-19 19:18

【FPGA零基础学习之旅#15】串口接收模块设计与验证（工业环境）

欢迎来到FPGA专栏~串口接收模块设计与验证（工业环境）☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：FPGA学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注

小夏与酒·2023-10-19 19:17

VIVADO关于VIO IP核（Virtual Input/Output）的使用

VIO它可以实时监控和驱动FPGA内部的信号，输入和输出端口的数量和宽度是可以设置的。因为VIO核心与被监控和驱动的设计是同步的，因此应用于设计的时钟约束也会应用于VIO。

爱漂流的易子·2023-10-19 19:46

＜FPGA＞好的编码风格（1）--尽量避免组合逻辑环路（Combinational Loops）

在FPGA设计中，绝大多数的应用场景都不需要使用组合逻辑环路，我暂时能想到的例外只有随机数发生

孤独的单刀·2023-10-19 17:52

基于FPGA的图像直方图统计设计

前言在展开学习之前，我先回答网友的一些提问，问题如下所示：问题1：没有任何基础的想学习FPGA需要先找一本语法书好好复习一下Verilog语法吗？我想很多同学都是想把语法全部看一遍，然后再去编写程序。

战斗的青春岁月·2023-10-19 02:20

音乐播放器蜂鸣器AX301开发板verilog，视频/代码

本代码曲目为：《两只老虎》《妈妈的吻》《让我们荡起双桨》本代码已在AX301开发板验证，开发板资料：FPGA开发板手册.pdf演示视频：音乐播放器蜂鸣器播放AX301开发板verilog切歌_V

蟹代码丫·2023-10-19 02:14

FPGA实现RGB与HSV的转换

RGB到HSV的转换公式为由于s的范围是0到1，所以用verilog实现时，将s扩大256倍，容易表示，当然会丢失精度，其次，这里用到许多除法，笔者用的工具可以直接综合除法，所以这里没有例化除法器，当然，例化除法器ip核也是一样的效果。实现代码如下：modulergb2hsv(inputclk,inputreset_n,input[7:0]rgb_r,input[7:0]rgb_g,input[7

满城風絮·2023-10-19 00:36

“好的编解码IP一定是不断打磨出来的”—— 对话北格逻辑研发总监周毅华

北格逻辑是专注于FPGA的音视频解决方案提供商，其提供的JPEG2000编解码算法

LiveVideoStack_·2023-10-18 23:29

读书笔记#052《高效PDCA工作术》实施阶段应用篇：为实现高效运行的时间管理

行动措施和具体任务，做到很重要，持续地做到就更加重要了。人所感知的三个区域：舒适区、学习区和恐慌区，最好的状态便是保持适度的紧张，以维持在学习区域的状态。为达到这个状态，必须利用时间管理的手段。时间管理的三大原则：割舍已有行动措施中无益的事项；替换时间管理矩阵中第四象限中的事项，其次是第三象限区域；第二象限对于未来成长意义重大，尽量不要替换；替换后时间还不足，选择压缩时间的手段，尽我所能，缩短流程

坚信坚持的力量·2023-10-18 22:53

SqueezeNet

Moreefficientdistributedtraining（分布训练）Lessoverheadwhenexportingnewmodelstoclients（训练好的模型容易导入）FeasibleFPGAandembeddeddeployment

王子冠·2023-10-18 19:44

推荐频道

FPGA应用篇