E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA开发应用
Quartus网盘资源下载与安装 附图文安装教程
如大家所了解的,Quartus是一种
FPGA
设计软件(相信理工科的小伙伴,很多都接触或学习过
FPGA
),旨在为数字电路设计师提供一个高效、便捷的开发环境。
学习天使Alice
·
2024-08-29 10:20
fpga开发
学习
SDI接口(总结)
大家可以关注我刚开通的公众号【
FPGA
开发笔记】,我每天都会更新分享发布自己在
FPGA
开发过程中的心得和收货,也会分享一些硬件电路、模拟IC设计、电子DIY、嵌入式软件相关的文章。
winkle_Zhang
·
2024-08-29 06:23
FPGA开发问题总结
fpga开发
vivado
Eclipse设置全局UTF-8
如果要使插件
开发应用
能有更好的国际化支持,能够最大程度的支持中文输出,则最好使Java文件使用UTF-8编码。然而,Eclipse工作空间(workspace)的缺省字符编码是操作系统缺省的编码。
小白羊MM
·
2024-08-29 02:12
(19)时序收敛专题--->原则十九
1.1.1本节目录1)本节目录;2)本节引言;3)
FPGA
简介;4)时序收敛原则十九5)结束语。1.1.2本节引言“不积跬步,无以至千里;不积小流,无以成江海。
宁静致远dream
·
2024-08-29 01:14
FPGA积沙成塔
fpga开发
FPGA
IC
(18)时序收敛专题--->原则十八
1.1.1本节目录1)本节目录;2)本节引言;3)
FPGA
简介;4)时序收敛原则十八5)结束语。1.1.2本节引言“不积跬步,无以至千里;不积小流,无以成江海。
宁静致远dream
·
2024-08-28 07:18
FPGA积沙成塔
fpga开发
FPGA
IC
UniApp中的Flex布局技巧
随着移动互联网的迅速发展,越来越多的开发者开始使用跨平台技术来
开发应用
程序。而在跨平台开发里,uniapp是一种非常受欢迎的框架,由于使用uniapp可以快速地开发出同时支持多个平台的应用程序。
new_一个对象
·
2024-08-27 21:08
crmeb商城
php
uniapp
uni-app
前端
crmeb
php
电商系统
6U VPX总线架构:搭载飞腾D2000/FT2000 +
FPGA
-K7(赛灵思)
"CPU+
FPGA
"结构是指一种结合了中央处理器(CPU)和现场可编程门阵列(
FPGA
)的系统架构。
未来通信-国产化板卡及设备定制
·
2024-08-27 12:10
fpga开发
信息与通信
国产化
飞腾处理器
FPGA
上板项目(四)——FIFO测试
目录实验内容实验原理FIFOIP核时序绘制HDL代码仿真综合实现上板测试实验内容理解FIFO原理调用FIFOIP核完成数据读写实验原理FIFO:FirstInFirstOut,先入先出式数据缓冲器,用来实现数据先入先出的读写方式。可分类为同步FIFO和异步FIFO,读写时钟相同即为同步FIFO,读写时钟不同即为异步FIFO。FIFO框图:FIFO端口定义与说明:写端口说明读端口说明wr_clk写时
_做个辣妹
·
2024-08-27 12:38
FPGA
fpga开发
超详细的 Vivado 2021.1 安装教程(适合新手)
Vivado是Xilinx推出的
FPGA
和SoC设计工具。对于新手来说,安装和配置Vivado可能有些复杂,因此本文将详细讲解每一个步骤,并介绍如何免费激活Vivado。
shuai_258
·
2024-08-26 11:55
Vivado
2021.1
c++
人工智能
fpga开发
2023-10-09
长假期间电车长途出行充电仍是一大问题,假期出行充电难的情况还未得到解决(太平洋汽车)3/丰田汽车宣布向2024年巴黎奥运会和残奥会提供总计逾3300辆车和交通移动工具(知乎)4/英特尔国庆不停歇:爱尔兰工厂量产5nm芯片、拟分拆
FPGA
奕屿网络
·
2024-08-26 09:12
在.NET开发中使用 Excel 的最佳方式之一:MiniExcel
前言在桌面
开发应用
中,处理Excel文件是一个非常常见的需求。无论是生成报表、导入数据,还是与客户或其他系统进行数据交换,Excel文件都扮演着重要角色。
dotnet研习社
·
2024-08-26 06:22
C#开发基础
.net
excel
fpga
图像处理实战-图像旋转
FPGA
实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2512:56:19//DesignName://ModuleName
梦梦梦梦子~
·
2024-08-25 23:13
OV5640+图像处理
fpga开发
fpga
图像处理实战-RGB与HSV互转
HSV颜色模型HSV(Hue,Saturation,Value)颜色模型是一种常用的色彩表示方式,特别适用于图像处理、计算机图形学和色彩选取工具中。它通过将颜色的表示从传统的RGB(红、绿、蓝)模型转换为更符合人类视觉感知的方式来描述颜色。以下是HSV模型的三个主要分Hue(色调,H):色调表示颜色的种类,通常用角度来表示,范围从0°到360°。在HSV模型的色轮中:0°代表红色,120°代表绿色
梦梦梦梦子~
·
2024-08-25 23:43
OV5640+图像处理
图像处理
计算机视觉
人工智能
fpga
图像处理实战-白色顶帽变换
白色顶帽白色顶帽(WhiteTop-HatTransform),又称顶帽变换,是一种形态学操作,主要用于突出图像中比周围区域更亮的细节。它特别适用于从复杂背景中提取亮区域或对象。白色顶帽操作在图像处理中的应用广泛,特别是在医学图像、工业检测和其他需要增强特定亮区域的应用中。基本原理白色顶帽变换是通过将图像进行开运算(OpeningOperation)后,再从原始图像中减去开运算的结果来实现的。开运
梦梦梦梦子~
·
2024-08-25 23:43
OV5640+图像处理
图像处理
计算机视觉
人工智能
fpga
图像处理实战-开运算
先腐蚀后膨胀
FPGA
实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2222:00:36//DesignName://ModuleName
梦梦梦梦子~
·
2024-08-25 23:38
OV5640+图像处理
fpga开发
图像处理
人工智能
如何在阿里云环境中通过 Jenkins 实现 .NET Core 应用的 Docker 化部署:从 GitLab 拉取代码到自动化 CI/CD 流程的完整指南
在
开发应用
时最头疼的就是发布问题,如果能在开发完成后,通过一个按钮就能实现自动编译源码并打包上传到阿里云服务器自动部署成功,那对于开发工程师来讲,效率将大大的提升,下面我结合自己的经验,梳理出一份步骤,
一个代码猎人
·
2024-08-25 08:09
jenkins
docker
ASP.NET
Core
阿里云
jenkins
.netcore
docker
gitlab
(10)时序收敛专题--->原则十
1.1.1本节目录1)本节目录;2)本节引言;3)
FPGA
简介;4)时序收敛原则十5)结束语。1.1.2本节引言“不积跬步,无以至千里;不积小流,无以成江海。
宁静致远dream
·
2024-08-25 05:18
FPGA积沙成塔
fpga开发
FPGA
IC
FPGA
硬件扑克牌比赛报名倒计时~!
比赛详细情况在这里:欢迎报名|“向日葵杯”全国教育仿真技术大赛——
FPGA
硬件扑克牌对抗赛道(qq.com)30s了解比赛玩法!
今天也很爱学习
·
2024-08-25 04:11
fpga开发
fpga入门
比赛
扑克牌
vivado
FPGA
工程师成长路线(持续更新ing,欢迎补充)
一、开发能力1、
FPGA
基础知识(1)数电基础知识逻辑门锁存器触发器进制码制状态机竞争与冒险verilog语法(2)
FPGA
片上资源可配置逻辑块嵌入式块RAM时钟管理资源可编程输入输出单元(IOB)丰富的布线资源底层内嵌功能单元
白开水不甜
·
2024-08-25 03:05
fpga开发
AD7606芯片驱动-
FPGA
实现
介绍本次
FPGA
使用的是8通道串行采样模式,设计中所用到的AD7606引脚说明如下:名称定义CONVST同步采集转换开始信号BUSYADC忙碌状态信号RD/SCLK采样/寄存器工作时钟CS片选使能DOUTA
热爱学习地派大星
·
2024-08-23 20:23
fpga开发
嵌入式硬件
fpga
mcu
单片机
fpga
图像处理实战-图像腐蚀
图像腐蚀图像腐蚀(Erosion)是一种常用的形态学操作,主要用于消除图像中的小白噪声、分离相连的物体或缩小前景对象。腐蚀操作通常在二值图像(黑白图像)上进行,但也可以应用于灰度图像。图像腐蚀的基本原理图像腐蚀的基本思想是将一个结构元素(也称为核)在图像上进行滑动,并对其覆盖的区域进行操作。对于二值图像,腐蚀操作会使前景(通常是白色像素,值为1)中的像素在结构元素覆盖范围内,如果结构元素的所有像素
梦梦梦梦子~
·
2024-08-23 08:11
OV5640+图像处理
图像处理
计算机视觉
人工智能
fpga
图像处理实战-垂直镜像(二)
FPGA
实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2018:47:24//DesignName://ModuleName
梦梦梦梦子~
·
2024-08-23 08:41
OV5640+图像处理
fpga开发
fpga
图像处理实战-对角镜像
FPGA
实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2120:08:47//DesignName://ModuleName
梦梦梦梦子~
·
2024-08-23 08:41
OV5640+图像处理
fpga开发
fpga
图像处理实战-YCBCR转RGB
128G=Y-0.344*(U-128)-0.714*(V-128)=Y-0.344*CB-0.714*CR+1.058*128B=Y+1.772*(U-128)=Y+1.772*CB-1.772*128
FPGA
梦梦梦梦子~
·
2024-08-23 08:41
OV5640+图像处理
图像处理
人工智能
数字IC/
FPGA
中有符号数的处理探究
做秋招笔试题时不出意外地又发现了知识盲区,特此学习记录。1.前提说明有符号数无非分为两种:正数和负数,其中正数的符号位是0,不会引起歧义,负数的符号为1,采用的是补码表示。此处复习一下补码的知识:对正数而言原码反码补码一致,负数则有区别,要掌握将熟知的十进制负数转化成补码的形式表示,反之亦然。1.1根据补码计算实际值转化规则为:如果符号位(最高位)是0,那么这个数是非负数,补码和实际值相同。如果符
-interface
·
2024-08-22 16:05
数字IC
fpga开发
阿里云服务器X86计算、Arm计算、GPU/
FPGA
/ASIC、弹性裸金属服务器、高性能计算架构区别
在我们选购阿里云服务器的时候,云服务器架构有X86计算、ARM计算、GPU/
FPGA
/ASIC、弹性裸金属服务器、高性能计算可选,有的用户并不清楚他们之间有何区别,本文主要简单介绍下不同类型的云服务器有何不同
阿里云最新优惠和活动汇总
·
2024-08-22 16:13
15分钟学会MemFire Cloud,前端成为全栈的必备工具
简单来说,MemFireCloud是一款专为懒人开发者设计的一站式
开发应用
神器。它不仅提供了免费的云数据库,还为你免去了搭建服务和开发接口API的繁琐操作。对于独立开发者来
叫卢卡的中国女孩
·
2024-08-22 14:48
MemFire
前端
serverless
数据库
javascript
小程序
PCIE-Precode
[
FPGA
实现及PCIeIP核知识点]PCIe为什么要增加Precoding?-
FPGA
常见问题论坛-
FPGA
CPLD-ChipDebug一旦打开就持续到下次recovery.rc
+徐火火+
·
2024-08-22 13:13
PCIE
fpga开发
FPGA
经验分享——时序收敛之路
FPGA
经验分享——时序收敛之路2017-04-0113:021132人阅读评论(0)收藏举报分类:
FPGA
研究(42)
FPGA
之时序分析(2)首先感谢coyoo博主一直以来在EDN上分享他的经验,也感谢他这次慷慨拿出新作与我们分享
清风飞扬go
·
2024-08-22 06:31
基于
FPGA
的UDP协议栈设计第二章_IP层设计
文章目录前言:IP层报文解析一、IP_TX模块一、IP_RX模块总结前言:IP层报文解析参考:https://blog.csdn.net/Mary19920410/article/details/59035804版本:IP协议的版本,4bit,IPV4-0100,IPV6-0110首部长度:IP报头的长度。固定部分的长度(20字节,5个32bit,一般就填5)和可变部分的长度之和。4bit。最大为
顺子学不会FPGA
·
2024-03-26 19:38
UDP协议栈设计
udp
tcp/ip
网络
fpga开发
一文详解大数据时代与低代码
开发应用
而在大数据技术的浪潮中,低代码
开发应用
也逐渐崭露头角,以其高效、灵活的特点,成为大数据时代的重要支撑。
快乐非自愿
·
2024-03-24 13:03
大数据
低代码
数据仓库的设计
开发应用
(三)
目录五、数据仓库的实施(一)数据仓库的创建(二)数据抽取转换加载六、数据仓库系统的开发(一)开发任务(二)开发方法(三)系统测试七、数据仓库系统的应用(一)用户培训(二)决策支持(三)维护评估 五、数据仓库的实施 数据仓库实施时期的任务包括DW创建、数据抽取、数据转换和数据装载等四个阶段。(一)数据仓库的创建 根据逻辑设计阶段的结果,创建一个数据库文件,并在其中创建事实表、维度表以及详细类别表
Francek Chen
·
2024-03-16 14:22
数据仓库与数据挖掘
数据仓库
大数据
数据仓库设计
数据库开发
【vivado】
fpga
时钟信号引入
FPGA
的时钟信号一般由板上晶振经由时钟引脚引入,有时由于工程需要也会从pin脚引入其他外部时钟,这时为了该时钟能够正常工作,满足xilinx
fpga
的外部时钟引入规则。
刘小适
·
2024-03-16 12:18
日拱一卒
Xilinx
SoC
FPGA
fpga开发
FPGA
常用通信协议 —UART(二)---UART接收
一、信号说明因为是接收端,所以输入的是RX,发送端一次发8位串行数据,在本模块中,要接收这8位数据并转换为并行数据,因为最终要实现数据的回环,这8位并行数据会在下一个模块中被转换为串行数据再发出去,需要一个数据有效信号,当它拉高时表示八位数据接收完成,可以进行并串转换并发送了。时钟采用50Mhz,下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
毛豆仙人
·
2024-03-15 00:54
fpga开发
#LLM入门|Prompt#3.1 第三部分 使用 LangChain
开发应用
程序_简介
概述如何能够基于ChatGPT搭建一个完整、全面的问答系统,要搭建基于ChatGPT的完整问答系统,除去上一部分所讲述的如何构建PromptEngineering外,还需要完成多个额外的步骤。例如,处理用户输入提升系统处理能力,使用思维链、提示链来提升问答效果,检查输入保证系统反馈稳定,对系统效果进行评估以实现进一步优化等。当ChatGPTAPI提供了足够的智能性,系统的重要性就更充分地展现在保证
向日葵花籽儿
·
2024-03-12 18:09
LLM入门教程笔记
AIGC
prompt
python
LLM
langchain
人工智能
chatgpt
FPGA
-AXI4总线介绍
下一节:AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种:AXI4:是面向高性能传输且带有存储地址映射的,最大允许256次数据突发传输。AXI4-Lite:轻量级的地址映射传输。AXI4-Stream:无地址映射,允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号(代表写地址控制信号等)AWID:写地址IDAWADDR:写地址,一次突发传输的起始地址AWLE
北纬二六
·
2024-03-11 22:10
AXI协议学习
fpga开发
FPGA
_AXI4总线
转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么?AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0,发布于2003年。当前的最新的版本发布于2010年。AXI4:主要面向高性能地址映射通信的需求;AXI4-Lite:是一个简单地吞吐量地址映射性通信总线;AX
neufeifatonju
·
2024-03-11 22:09
FPGA
AXI4
如何成为
fpga
工程师
FPGA
的应用领域非常的广,尤其再人工智能,大数据,云计算等等方向非常吃香。
宸极FPGA_IC
·
2024-03-09 04:29
fpga开发
fpga
硬件工程
嵌入式硬件
【EDA概述】
文章目录前言一、EAD技术的发展二、
FPGA
和CPLD有什么区别三、
FPGA
应用?
Winner1300
·
2024-03-06 18:42
EDA
fpga开发
深度探析低代码:助力“数智转型”赋能中国制造
低代码技术概述低代码(Low-Code)技术是一种通过图形化界面、配置和自动化工具快速
开发应用
程
快乐非自愿
·
2024-03-04 08:59
低代码
制造
开发语言
前端
#
FPGA
(基础知识)
1.IDE:QuartusII2.设备:CycloneIIEP2C8Q208C8N3.实验:正点原子-verilog基础知识4.时序图:5.步骤6.代码:
GrassFishStudio
·
2024-03-01 15:28
fpga开发
【Kotlin】探索回调机制:函数类型、高阶函数和接口
当在Kotlin中
开发应用
程序时,经常会遇到需要使用回调机制的情况。回调是一种常见的编程模式,用于在异步操作完成后通知调用方,并处理相应的结果或事件。
吴同学是个程序员
·
2024-02-28 04:43
Kotlin
kotlin
开发语言
xilinx
FPGA
除法器IP核(divider)的使用 vivado 2019.1
参考:xilinx
FPGA
除法器ip核(divider)的使用(VHDL&Vivado)_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型,跟ISE
小 阿 飞
·
2024-02-20 21:31
fpga开发
除法器 c语言 模拟,用Vivado-HLS实现低latency除法器
XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范,算法转成RegisterTransferLevel(RTL)实现,可综合到Xilinx
FPGA
小小羊羊羊
·
2024-02-20 21:00
除法器
c语言
模拟
xilinx
FPGA
乘法器 除法器 开方 IP核的使用(VHDL&ISE)
目录一、乘法器ip核1.新建工程之后建一个ip核文件:2.配置ip核:3.编写顶层文件或者激励文件:第一种情况:这个是加了ce的第二种情况:这个是加了ce和sclr的第三种情况:这个是不加使能的乘法器的正确使用:第二天的新进展:最高位是1结果之所以出问题,是因为设置的时候我忘了改了,那个输入的类型默认是signed,即有符号位,大家一定要看清楚哟,按照自己需求,看是否设置最高位为有符号位二、除法器
坚持每天写程序
·
2024-02-20 21:30
xilinx
fpga
ip核使用例程(VHDL)
FPGA
VHDL
ISE
fpga开发
数字信号处理基础----xilinx除法器IP使用
但在一些特殊情况下,希望采用乘除法,这时候在
FPGA
当中就需要专用的IP了。乘除法在
FPGA
当中实现起来是比较困难的一件事情。
black_pigeon
·
2024-02-20 21:27
FPGA数字信号处理
数字信号处理基础
补码
(转) golang 垃圾回收 gc
曾几何时,内存管理是程序员
开发应用
的一大难题。传统的系统级编程语言(主要指C/C++)中,程序员必须对内存小心的进行管理操作,控制内存的申请及释放。
one_zheng
·
2024-02-20 19:12
什么是uniapp?如何开发uniapp?
利用UniApp
开发应用
程序可以节省时间和精力,同时还能够在多个平台上扩展应用覆盖范围。今天铁蛋讲和大家探讨UniApp是什么以及如何开发UniApp应用程序。一、UniApp是什么?1什
·
2024-02-20 16:40
uni-app
基于
FPGA
的I2C接口控制器(包含单字节和多字节读写)
1、概括 前文对IIC的时序做了详细的讲解,还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位,每次操作后接收方都需要进行应答。主机向从机写入数据后,从机接收数据,需要把总线拉低来告知主机,前面发送的数据已经被接收。主机在读取从机数据后,如果还需要继续读取数据,就要对从机做出应答,否则不应答。 另一个需要注意的是数据在时钟的低电平中间进行赋值,
电路_fpga
·
2024-02-20 12:51
FPGA
FPGA基础模块
fpga开发
【
FPGA
开发】HDMI通信协议解析及
FPGA
实现
本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语:IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything
·
2024-02-20 12:51
FPGA开发
fpga开发
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他