E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA开发应用
Altium Designer 软件介绍
AltiumDesigner是业界首例将设计流程、集成化PCB设计、可编程器件(如
FPGA
)设计和基于处理器设计的嵌入式软件开发功能整合在一起的产
Kilento
·
2024-02-15 08:27
Altium
Designer
Altium
Designer硬件设计
嵌牛2
姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/
FPGA
Designer/article/details/88675808【嵌牛导读】定时器使用示例【
李泽浩
·
2024-02-15 08:23
m基于
FPGA
的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
目录1.算法仿真效果2.算法涉及理论知识概要2.1卷积码编码2.2RS码编码2.3级联编码2.4解码过程3.Verilog核心程序4.完整算法代码文件获得1.算法仿真效果Vivado2019.2仿真结果如下:2.算法涉及理论知识概要级联码是一种通过将两种或多种纠错码结合使用来提高纠错能力的编码方案。在RS+卷积级联编码中,通常首先使用卷积码对原始数据进行编码,以增加冗余并提供一定的纠错能力。然后,
我爱C编程
·
2024-02-15 04:40
FPGA通信和信号处理
fpga开发
RS卷积级联编译码
CRC校验 - 基于
FPGA
的实现
CRC校验-基于
FPGA
的实现0背景CRC即循环冗余校验:常用于数据通信领域中,通常由发送端添加校验码于单帧数据的尾部,并由接受方进行提取和校验该帧数据传输是否正确。
CAOXUN_FPGA
·
2024-02-14 15:25
FPGA应用篇
CRC8
CRC16
CRC校验
CRC校验Verilog
几乎涵盖了SpringCloud所有操作,Spring Cloud Alibaba.PDF
它包含开发分布式应用程序所需的所有组件,可以轻松地使用SpringCloud
开发应用
程序。
Java老白
·
2024-02-14 13:46
第六篇:MySQL图形化管理工具
我们已经在心中建立了一个城堡大致的雏形,通过命令行窗口(cmd)快速上手了【SQL语法-DDL-数据定义语言】等相关命令道阻且长,数据库技术这一宝藏中还有数不清的财富待我们挖掘磨刀不误砍柴工,由于实际
开发应用
过程中
晴友读钟
·
2024-02-14 07:44
数据库
mysql
数据库
AMD
FPGA
设计优化宝典笔记(4)复位桥
高亚军老师的这本书《AMD
FPGA
设计优化宝典》,他主要讲了两个东西:第一个东西是代码的良好风格;第二个是设计收敛等的本质。
徐丹FPGA之路
·
2024-02-14 07:06
FPGA
异构计算
fpga开发
笔记
AMD
FPGA
设计优化宝典笔记(3)控制集
控制集1控制集的个数要求控制集controlset:因为7系列
FPGA
,一个slice只能有一种控制集(触发器的使用方式比如有复位/有时钟使能等等),多了就会分布到不同的slice里,所以代码尽量统一触发器的控制集使用方式
徐丹FPGA之路
·
2024-02-14 07:36
异构计算
FPGA
fpga开发
笔记
【INTEL(ALTERA)】为什么 PCI Express 的 P-tile Avalon Streaming
FPGA
IP 显示 RDC-50002 警告?
说明由于英特尔®Quartus®PrimeProEdition软件版本21.4及更高版本存在一个问题,您可能会看到PCIExpress*的P-tileAvalon®流式传输英特尔®
FPGA
IP违反以下设计助手规则
神仙约架
·
2024-02-13 22:58
INTEL(ALTERA)
FPGA
fpga开发
P-tile
RDC-50002
PCIE
【INTEL(ALTERA)】为什么altera
FPGA
主板测试系统报告power的电流读数高
说明您可能会观察到altera
FPGA
主板测试系统中电源实用程序显示的高电流值,这与直接连接到电源寄存器时测量的值不同。
神仙约架
·
2024-02-13 22:27
INTEL(ALTERA)
FPGA
fpga开发
quartus
主板测试
基于嵌入式linux开发的“2048”游戏综合设计
学号:17020110019姓名:高少魁【嵌牛导读】本设计将之前提到的在
FPGA
开发平台上设计的游戏2048移植到了嵌入式开发平台上,利用基于qemu开源软件的虚拟mini2440开发板,使用Framebuffer
Clearlovekui9
·
2024-02-13 18:29
全定制
FPGA
硬件电路设计实现最大公约数求取算法(Quartus II)
设计原理及结构方案四、电路设计描述1.32位D触发器2.32位多路选择器3.32位减法器4.32位求余电路5.GCDOUT信号产生电路6.DONE_L信号产生电路五、仿真激励设计方案及电路仿真结构六、设计总结当前,
FPGA
2402_82964571林
·
2024-02-13 17:41
算法
fpga开发
《
FPGA
至简设计原理与应用》学习笔记2 ——
FPGA
至简设计原理
课程资源视频:https://www.bilibili.com/video/BV14K4y1u7kH/资料:https://www.aliyundrive.com/s/E9H7Mc5hqhu第1章高效编辑器GVIMGVIM官方的四种操作模式命令模式插入模式可视模式正常模式本课程至简设计法将GVIM分为三种模式:命令模式:只能看代码和发出命令,不能进行文本编辑编辑模式:文本编辑列操作模式:对多行的某
|惜取少年时
·
2024-02-13 15:06
FPGA与嵌入式
fpga开发
如果开发一个app要多少钱|如何找到一个软件的开发者
开发-联系电话:13642679953(微信同号)初步调研和规划在开始
开发应用
程序之前,需要做一些初步的调研和规划。这包括确定应用程序的目标受众、功能、商业模式和市场竞争状况等。
红匣子实力推荐
·
2024-02-13 14:59
AMD
FPGA
设计优化宝典笔记(1)触发器
高亚军老师的这本书《AMD
FPGA
设计优化宝典》,他主要讲了两个东西:第一个东西是代码的良好风格;第二个是设计收敛等的本质。
徐丹FPGA之路
·
2024-02-13 09:13
FPGA
异构计算
fpga开发
笔记
AMD
FPGA
设计优化宝典笔记(2)亚稳态
一亚稳态亚稳态的产生是由于寄存器采样不满足建立时间或保持时间要求导致的,亚稳态的产生是无法避免的,我们能做的只是想办法降低其发生的频率。在跨时钟域设计中,由于时钟域存在跨域,如果不采取手段,则会有很大概率会引入亚稳态。今天看了亚稳态这一章,感觉印象最深刻的是,它对应的是异步的处理,也就是发送的寄存器的时钟是一个,接收寄存器的时钟是另外一个。1单bit的信号如果是一个单比特的信号,那么可以通过让接收
徐丹FPGA之路
·
2024-02-13 08:12
FPGA
异构计算
fpga开发
笔记
FPGA
_工程_基于rom的vga显示
一框图二代码修改moduleDisplay#(parameterH_DISP=1280,parameterV_DISP=1024,parameterH_lcd=12'd150,parameterV_lcd=12'd150,parameterLCD_SIZE=15'd10_000)(inputwireclk,inputwirerst_n,inputwire[11:0]lcd_xpos,//lcdho
哈呀_fpga
·
2024-02-12 18:44
fpga开发
fpga
图像处理
学习
信号处理
系统架构
vivado中关于mark_debug综合被优化的问题
vivado中关于mark_debug综合被优化的问题最近项目中到了
FPGA
验证阶段,使用vivado2010版本百度各种方法去探测想要debug的信号,一些简单的信号,直接在netlist中标记即可,
weixin_37639451
·
2024-02-12 16:10
vivado
AD9689 input clock not detect
网址如下:AD9689inputclocknotdetect-Q&A-High-SpeedADCs-EngineerZone(analog.com)Our
FPGA
boardhastwoAD9689,oneworksok
jjzw1990
·
2024-02-12 16:39
FPGA调试总结
fpga开发
JESD204B接口调试记录3 - 总结
六、
FPGA
工程里JESD204IP如何设置?七、传输层如何解包?
jjzw1990
·
2024-02-12 16:09
数字信号处理
fpga开发
【Vivado】JTAG连着
FPGA
启动失败问题
问题描述:Vivado2016以后的版本,JTAG连着
FPGA
并且VivadoHardwareManger打开的情况下,会出现上电后启动失败的问题。
jjzw1990
·
2024-02-12 16:08
vivado
一个Vivado仿真问题的debug
我最近在看Synopsys的MPHY仿真代码,想以此为参考写个能实现PWM-G1功能的MPHY,并应用于Pro
FPGA
原型验证平台。
jjzw1990
·
2024-02-12 16:37
FPGA调试总结
vivado
fpga开发
vivado
阿里集团基于 Fluid+JindoCache 加速大模型训练的实践
在计算方面,以GPU和
FPGA
等异构硬件为例,他们通过短周期的迭代和演进来适应不断变化的需求。阿里集团通过统一调度、统一资源池以及全面弹性等调度手段满足了复杂的计
阿里技术
·
2024-02-12 15:00
大模型
阿里巴巴
Fluid
JindoCache
开源
Vitis AI 集成
在设计时兼顾高效率和易用性,充分发挥了Xilinx
FPGA
和ACAP上AI加速的潜力。TVM中当
·
2024-02-12 12:42
人工智能
【Vitis/Vivado】在一台PC上同时调试多块
FPGA
开发板的方法
参考文献https://support.xilinx.com/s/article/75316?language=en_US问题描述需要对多个开发板之间的数据交互进行调试,而手头只有一台PC(和拓展坞),下文将介绍如何利用仅有的PC连接多个板卡进行单步调试。步骤连接多块开发板到电脑,启动开发板,如果接口不够可以用拓展坞或者只连接JTAG接口,在系统菜单里找到XilinxDesignTools,从中找
wjh776a68
·
2024-02-12 11:27
#
Xilinx入门
vitis
vivado
多板调试
FPGA
多板
Vivado用ILA抓波形保存为CSV文件
将ILA观察到的波形数据捕获为CSV文件,抓10次,把文件合并,把源文件删除运行方法:Vivado的Tclconsole窗口输入命令settcl_dirF:/KLD_
FPGA
/Code/simsettcl_filenameTCL_ILA_TRIG_V1.2
nomil9
·
2024-02-12 10:36
FPGA
fpga开发
Android 平台架构
系统包含的应用与用户
开发应用
一样,没有特殊状态。
CZKGO
·
2024-02-11 22:39
前端
开发应用
代码中将 HTTP 请求头部 withCredentials 字段值设置为 true 的含义
withCredentials是XMLHttpRequest对象的一个属性,用于指示在进行跨域请求时是否携带跨域请求的凭据(比如Cookies和HTTP认证信息)。当该属性的值被设置为true时,代表允许跨域请求携带凭据,而当该属性值为false或者未设置时,则不允许。这个属性的出现主要是为了解决跨域请求时的安全性问题。在默认情况下,浏览器会阻止跨域请求携带凭据,以保护用户的隐私和安全。但是有些情
·
2024-02-11 18:36
Xcode 编译速度慢是什么原因?如何提高编译速度?
作为一个开发者,我们都希望能够高效地
开发应用
程序,而编译速度是影响开发效率的重要因素之一。然而,有时候我们会发现在使用Xcode进行开发时,译速度非常慢,这给我们带来了不少困扰。
·
2024-02-11 17:57
macosxcode
卫星通讯领域
FPGA
关注技术:算法和图像方面(2)
最近关注的公众号提到了从事移动通信、卫星通讯等领域的
FPGA
、ASIC、信号处理算法等工程师可能需要关注的技术,有MVDR算法、高速基带芯片、RF芯片、毫米波有源相控阵天线、无线AI,以下做了一些基础的调研
徐丹FPGA之路
·
2024-02-11 17:12
FPGA
算法
fpga开发
算法
卫星通讯领域
FPGA
关注技术:算法和图像方面(4)
最近关注的公众号提到了从事移动通信、卫星通讯等领域的
FPGA
、ASIC、信号处理算法等工程师可能需要关注的技术,有5GNTN、多址技术、低轨通信卫星LEO,以下做了一些基础的调研:15GNTN来自《5GNTN
徐丹FPGA之路
·
2024-02-11 17:12
异构计算
算法
FPGA
fpga开发
算法
卫星通讯领域
FPGA
关注技术:算法和图像方面(1)
最近关注的公众号提到了从事移动通信、卫星通讯等领域的
FPGA
、ASIC、信号处理算法等工程师可能需要关注的技术,有LMS算法、RLS算法、LCMV算法、SAR图像处理,以下做了一些基础的调研:1LMS算法
徐丹FPGA之路
·
2024-02-11 17:42
FPGA
算法
fpga开发
算法
卫星通讯领域
FPGA
关注技术:算法和图像方面(3)
最近关注的公众号提到了从事移动通信、卫星通讯等领域的
FPGA
、ASIC、信号处理算法等工程师可能需要关注的技术,有通感融合、RNSS授时、惯导,以下做了一些基础的调研:1通感融合1)来自博鳌亚洲论坛·创新报告
徐丹FPGA之路
·
2024-02-11 17:12
FPGA
异构计算
算法
fpga开发
图像处理
算法
[从零开始学习
FPGA
编程-28]:进阶篇 - 基本组合电路-奇偶校验生成器(Verilog语言版本)
作者主页(文火冰糖的硅基工坊):文火冰糖(王文兵)的博客_文火冰糖的硅基工坊_CSDN博客本文网址:目录第1章奇偶校验生成器1.1什么是奇校验1.2Verilog语言描述
文火冰糖的硅基工坊
·
2024-02-11 08:14
从零开始学FPGA编程
fpga开发
组合电路
奇偶校验
verilog
fpga
需要掌握哪些基础知识?
个人根据自己的一些心得总结一下
fpga
需要掌握的基础知识,希望对你有帮助。
宸极FPGA_IC
·
2024-02-11 01:30
fpga开发
fpga
硬件工程
嵌入式硬件
java
stm32
13. 串口接收模块的项目应用案例
1.使用串口来控制LED灯工作状态使用串口发送指令到
FPGA
开发板,来控制第7课中第4个实验的开发板上的LED灯的工作状态。
Dale_e
·
2024-02-10 21:43
verilog学习
fpga开发
笔记
学习
经验分享
CPLD/
FPGA
/Verilog_如何写代码减少逻辑单元的使用数量
如何写代码减少逻辑单元的使用数量工作中遇到的问题,芯片级的资源有限制,没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句,这样会明显增加使用的逻辑单元数量.看一下报告,资源使用差别很大.例程:always@(posedgeclk)begincount1=count1+1;if(count1==10000000)feng=1;//no_ringelseif(co
Peter_hust
·
2024-02-10 09:11
Verilog
FPGA
verilog
FPGA工程
工作
芯片
Vitis AI 集成
在设计时兼顾高效率和易用性,充分发挥了Xilinx
FPGA
和ACAP上AI加速的潜力。T
HyperAI超神经
·
2024-02-10 08:33
TVM
人工智能
TVM
电力电子技术
5.0简介5.1基本斩波电路5.1.1降压斩波电路BuckChopper5.1.1.1小纹波近似5.1.2升压斩波电路11DC-DC变换器数字控制11.1基于单片机控制11.2基于DSP控制11.3基于
FPGA
万码无虫
·
2024-02-10 06:07
computer
单片机
AUTOSAR汽车电子嵌入式编程精讲300篇-基于
FPGA
和CAN协议2.0B的总线控制器研究与设计(续)
目录3.2寄存器管理模块3.2.1寄存器规划及设计3.2.2BasicCAN模式3.2.3PeliCAN模式
格图素书
·
2024-02-10 06:55
fpga开发
汽车
FPGA
实现ISP用于无人车、无人机配送的方案调研
查到一个always奥唯思公司做的用
FPGA
实现ISP的方案,采用易灵思钛金16nm的
FPGA
Ti60F225,通过MIPICSIRX采集图像传感器的数据,在
FPGA
内部经过一系列复杂的ISP运算后,再通过
徐丹FPGA之路
·
2024-02-10 00:35
FPGA
异构计算
算法
fpga开发
无人机
平时积累的
FPGA
知识点(4)
回答:用emio或者gp接口,如果是控制
fpga
芯片外部信号,用mio。
徐丹FPGA之路
·
2024-02-10 00:35
FPGA
fpga开发
数字IC实践项目(9)— Tang Nano 20K: I2C OLED Driver
写在前面的话硬件模块RTL电路和相关资源报告SSD1306OLED驱动芯片SSD1306I2C协议接口OLED驱动模块RTL综合实现总结写在前面的话之前在逛淘宝的时候偶然发现了TangNano20K,十分感慨国产
FPGA
IC_Brother
·
2024-02-09 22:35
数字IC经典电路设计和实践项目
fpga开发
verilog
OLED
Diamond软件的使用--(1)软件安装及配置
3.12版本64位官网链接(简单注册账户即可下载):https://www.latticesemi.com/en/Products/DesignSoftwareAndIP/
FPGA
andLDS/LatticeDiamond
zidan1412
·
2024-02-09 19:07
FPGA
fpga
Diamond3.5软件的使用--(2)新建工程并生成可烧录文件
相关参考:https://www.step
fpga
.com/doc/lattice_diamond%E7%9A%84%E4%BD%BF%E7%94%A8====1.新建工程并导入verilog文件===
zidan1412
·
2024-02-09 19:07
FPGA
fpga/cpld
vscode开发
FPGA
(0)--windows平台搭建
一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese(simplified)中文汉化包2.安装Verilog-HDL/systemVerilog插件(支持verilog语法)3.配置CTagsSupport插件(支持代码跳转)1)在github下载universalctags最新版本Release2
zidan1412
·
2024-02-09 19:35
FPGA
vscode
编辑器
Zoho Creator低代码平台:克服移动应用开发四大挑战的利器
有了如此巨大的变化,在为移动平台
开发应用
程序的过程中会遇到很多挑战。让我们来看看移动应用程序开发中的一些主要挑战,
ZOHO卓豪
·
2024-02-09 11:49
低代码
VH6501CAN干扰仪CANDisturbance干扰测试
因为VH6501中的
FPGA
时钟频率是160Mhz,所以一个tick就是6.25ns,而CAN总线速率100kbi
LLLTM
·
2024-02-09 11:51
can
Quartus工程的qsf配置约束文件介绍
一、qsf文件概述qsf:QuartusSettingFile,是Quartus工程的配置文件;包含一个Quartus工程的所有约束,包括工程的软件版本信息、
FPGA
器件信息、引脚约分配、引脚电平分配,
GBXLUO
·
2024-02-09 09:02
FPGA
fpga开发
qsf
suricata 开源工具学习-规则 关键字
开发应用
suricata提供了组件式的开发方式,在SigTableSetup注册所有规则关键字。通过接口可以看出,sigmatch_table变量为所有规则关键字的实例(可以作为gdb的调试参数)文件规则关键字的编译文件命名格式detect-xx.cdetect-xx.h生成文件下载对应suricata主干版本的工具,本教程使用4.1.x版本,github地址:https://github.com/OIS
强壮的向阳花
·
2024-02-09 05:53
suricata应用开发
linux
c语言
网络
源代码管理
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他