FPGA开发笔记

试用提高人脸清晰度的开元项目GFPGAN

官方给的依赖不全，一个全新的python环境无法正常安装，会报错，根据报错提示，一个一个补吧，比如有下列需要补全numpycpython...官方教程环境依赖安装相关依赖#Installbasicsr-https://github.com/xinntao/BasicSR#WeuseBasicSRforbothtrainingandinferencepipinstallbasicsr#Install
sexy_cyber·2023-11-04 19:12

FPGA万花筒之(十六):基于FPGA的卷积神经网络实现之卷积模块

姓名：张俸玺学号：20012100022学院：竹园三号书院转自https://blog.csdn.net/qq_38798425/article/details/107084504【嵌牛导读】FPGA，
张俸玺20012100022·2023-11-04 16:26

vivado如何评估_在Vivado下进行功耗估计和优化

作者：高亚军资源、速度和功耗是FPGA设计中的三大关键因素。随着工艺水平的发展和系统性能的提升，低功耗成为一些产品的目标之一。功耗也随之受到越来越多的系统工程师和FPGA工程师的关注。
weixin_39785723·2023-11-04 12:57

vivado如何评估_基于FPGA的Vivado功耗估计和优化

基于FPGA的Vivado功耗估计和优化资源、速度和功耗是FPGA设计中的三大关键因素。随着工艺水平的发展和系统性能的提升，低功耗成为一些产品的目标之一。
weixin_39656513·2023-11-04 12:56

Vivado生成bit文件布局失败解决

1.1Vivado生成bit文件布局失败解决1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Vivado生成bit文件布局失败解决；5）结束语。
宁静致远dream·2023-11-04 12:21

Vivado逻辑分析仪使用教程

Vivado逻辑分析仪使用教程作者：李西锐校对：陆辉传统的逻辑分析仪在使用时，我们需要将所要观察的信号连接到FPGA的IO管脚上，然后观察信号。当信号比较多时，我们操作起来会比较繁琐。
jk_101·2023-11-04 12:50

vivado生成bit流错误---[DRC UCIO-1]

拿着开发板的例程，只修改了FPGA芯片，FPGA芯片是同一系列的。
cckkppll·2023-11-04 12:48

【FPGA教程案例74】基础操作4——基于Vivado的FPGA布局布线分析

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab·2023-11-04 12:48

【小技巧】如何利用vivado对系统进行功耗分析

欢迎订阅《FPGA/MATLAB/SIMULINK系列教程》Simulink教程目录目录1.1功耗分析概述1.准备硬件平台和软件环境3.生成比特流文件4.进行功耗分析5.结果分析和优化1.2功耗分析具体操作
fpga和matlab·2023-11-04 12:48

FPGA学习-时序分析vivado篇

时序分析的基本步骤：一个合理的时序约束可以分为以下步骤：时序约束整体的思路与之前我说的方法基本一致。整体的思路如下：先是约束时钟，让软件先解决内部时序问题；（在这一步骤中可以适当加入时序例外，以便时序通过）然后再加入IO的延迟约束；最后针对没有过的时序，添加时序例外。在《vivado使用误区与进阶》中，提到了一种叫UltraFAST的设计方法。针对下图中所说的根据迭代结果添加必要的例外约束（步骤1
Hack电子·2023-11-04 12:15

BIOS开发笔记 - HDA Audio

在PC中，音频输出是一个重要的功能之一，目前大多数采用的是英特尔高清晰音效（英语：IntelHighDefinitionAudio，简称为HDAudio或IHD）方案，它是由Intel于2004年所提出的音效技术，能够展现高清晰度的音质效果，且能进行多声道的播放，在音质（音效质量）上超越过去的其他集成型音效编解码器（IntegratedAudioCodec），如AC97（AudioCodec97）
YOYO--小天·2023-11-04 12:08

BIOS开发笔记 - DDR基础

简介内存是计算机中重要的组成部分，主要为CPU计算时提供一个数据的临时存储的场所。CPU在处理数据前，会将数据从外存复制到内存中，然后再处理内存中的数据，如果需要将结果保存，则一次性写回外存，这样便大大提高CPU的处理效率。图1数据为什么要先被复制到内存中呢？因为CPU每秒执行的速度可达几十亿次，处理的数据量非常庞大，而这些数据必定要从存储设备流向CPU，然后再从CPU流向存储设备。如果要最大限度
YOYO--小天·2023-11-04 12:07

BIOS开发笔记 - CMOS

CMOS原来指的是一种生产电子电路的工艺，在PC上一般指的是RTC电路单元，因为早期它是由这种工艺生产出来的，所以又把RTC称作了CMOS。RTC（RealTimeClock）即实时时钟，用于保存记录时间和日期，也可以用来做定时开机功能。RTC靠一组独立的电源给它供电，这样设计的目的就是为了不受系统电源的影响，可以保持一直有电，哪怕是在关机状态下。当然这是理想状态下的，因为会有一些不可抗拒的原因，
YOYO--小天·2023-11-04 12:07

个人开发笔记整理

查看/关闭端口命令：netstat-no：查看所有端口，带端口的pidtasklist：查看所有的进程，带端口的pidtaskkill-f-pid3824：强制杀死进程，f代表强制，3824是pid号，在任务管理器里也可以查看pid查找指定的端口号netstat-aon|findstr“8080”查找指定的进程tasklist|findstr“2448”oracle字串转成时间函数：TM>=TO_
engineer_he·2023-11-04 12:01

Android 应用界面开发笔记

Android应用界面开发笔记第1,2周Beforestart--AllaboutGEEK!立志成为一只技术Geek!
NaomiEdna·2023-11-04 12:30

BIOS开发笔记 – 显示

UEFI启动流程跑完前三阶段，UEFI环境的准备基本完成，到BDS阶段的任务就是准备引导OS。在此之前还需要使一些必要的硬件工作起来，比如键盘设备，屏幕等，怎么让屏幕工作呢？简单的说就是执行其相关的UEFI驱动。要注意一下的是，这里所说的驱动并不是屏幕的驱动，而是GPU的驱动，原理是驱动使GPU工作起来，让GPU向显示器输出显示信号，画了个简图，如下：显示类型显示类型是按显示接口来区分的，常见的有
YOYO--小天·2023-11-04 12:28

FPGA实现HDMI转LVDS视频输出，纯verilog代码驱动，提供4套工程源码和技术支持

目录1、前言免责声明2、目前我这里已有的图像处理方案3、本LVDS方案的特点4、详细设计方案设计原理框图视频源选择静态彩条IT6802解码芯片配置及采集ADV7611解码芯片配置及采集silicon9011解码芯片配置及采集纯verilog的HDMI解码模块奇偶场分离并串转换LVDS驱动5、vivado工程1：IT6802版本6、vivado工程2：ADV7611版本7、vivado工程3：sil
9527华安·2023-11-04 06:32

Zynq UltraScale+ XCZU7EV 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端FPGA
9527华安·2023-11-04 06:02

FPGA实现LVDS视频输出，纯verilog代码驱动，提供2套工程源码和技术支持

方案的特点4、详细设计方案设计原理框图彩条视频奇偶场分离并串转换LVDS驱动5、vivado工程1：单路8bitLVDS6、vivado工程2：双路8bitLVDS7、工程移植说明vivado版本不一致处理FPGA
9527华安·2023-11-04 06:02

FPGA实现SDI视频解码PCIE传输 提供工程源码和QT上位机源码加技术支持

Gv8601a单端转差GTX解串SDI解码VGA时序恢复YUV转RGB图像缓存PCIE发送通路SDI同步输出通路5、vivado工程详解6、驱动安装7、QT上位机软件8、工程移植说明vivado版本不一致处理FPGA
9527华安·2023-11-04 06:01

FPGA实现SDI硬件解码UDP网络传输，送工程源码和QT上位机显示程序

目录1.SDI视频格式简介2.SDI常用的FPGA编解码方案3.SDI接入FPGA板级硬件电路详解4.设计框架5.UDP网络传输vivado工程6.上板调试验证7、福利：工程代码的获取1.SDI视频格式简介
9527华安·2023-11-04 06:31

FPGA高端项目：图像采集+GTP+UDP架构，高速接口以太网视频传输，提供2套工程源码加QT上位机源码和技术支持

目录1、前言免责声明本项目特点2、相关方案推荐我这里已有的GT高速接口解决方案我这里已有的以太网方案3、设计思路框架设计框图视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTP全网最细解读GTP基本结构GTP发送和接收处理流程GTP的参考时钟GTP发送接口GTP接收接口GTPIP核调用和使用数据对齐视频数据解包图像缓存UDP数据组包UDP协议栈UDP协议栈数据发送IP地址、端口号的修改
9527华安·2023-11-04 06:30

基于FPGA的图像RGB转CMYK实现,包含testbench和MATLAB辅助验证程序

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1、RGB转CMYK的原理4.2、基于FPGA的实现方法5.算法完整程序工程1.算法运行效果图预览将仿真结果导入到matlab
简简单单做算法·2023-11-04 03:00

国民技术N32G430开发笔记（8）- 内部Flash的读写操作

N32G430内部Flash的读写操作1、主存储区最大为64KB，也称作主闪存存储器，包含32个Page，用于用户程序的存放和运行，以及数据存储。每一页的大小为2K字节2、IAP升级我们将64K的flash分区如下：Boot0x8000000–0x800400016KBSettings0x8004000–0x80060008KBApp0x8006000–0x800B00020KBDownload0
夏侯城临·2023-11-03 23:10

FPGA驱动LCD1602（IIC） Verilog代码（四）------ 顶层模块

一、概述顶层模块就是例化lcd初始化模块和写命令/数据模块，然后把两个模块连接起来就完成了先贴一下最后实现的效果图顶层模块代码如下二、Verilog代码modulelcd_drive(inputclk,//时钟信号50minputrst_n,//按键复位outputscl,//iicsclinoutsda//iicsda);wireclk_1m;//1m的时钟信号wiredone_write;//
努力向前的小徐·2023-11-03 18:08

FPGA顶层模块设计

`include"param.v"moduleov5640_sdram_vga(inputclk,inputrst_n,//ov5640portinputcmos_vsync,inputcmos_href,input[7:0]cmos_din,inputcmos_pclk,outputcmos_xclk,outputcmos_pwdn,outputcmos_reset,outputcmos_sio
joker-fpga·2023-11-03 18:37

顶层设计模块

顶层模块就是最终直接提交给编译器进行处理并在FPGA芯片上直接实现的。
叶慧琳·2023-11-03 18:06

python verilog顶层连线_FPGA中顶层模块与各子模块之间的连接线类型

顶层模块：mix_modulemodulemix_module(CLK,RSTn,Flash_LED,Run_LED);inputCLK;inputRSTn;outputFlash_LED;output[2:0]Run_LED;/**********************************///wireFlash_LED;//regFlash_LED;flash_moduleU1(.CLK
weixin_39736934·2023-11-03 18:05

USRP_B210之FPGA分析2：顶层以及各个模块的互联

上一篇看了顶层图，这里我们要看一下顶层有几个模块以及怎么样的连接关系以及各自功能。首先看层次图：这里我们也截图一下b200_core这个模块：这里又一个关键的radio模块：这里面看到隐藏着两个模块，数字上变频DUC模块和数字下变频DDC模块。这两个能实现8MHZ的数字变频，当然消耗资源也是巨大的。
mcupro·2023-11-03 18:31

FPGA Verilog基本语法及模块说明

文章目录1.FPGAVerilog基本语法及其说明（附）assign/always语法格式2.模块（module）2.1模块简介2.2模块结构2.3模块解析2.3.1端口定义2.3.2参数定义2.3.3
Zz小叔·2023-11-03 18:01

FPGA小白养成记-RAM实验

RAM即随机存取储存器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，频率决定了它的读写速度。存放程序以及程序执行过程中产生的中间数据，运算结果等是RAM的主要用途。今天的实验就是用VIVADO来做RAM实验。1.实现思路我们打算分两个模块来写，一个是顶层模块，一个是负责读写的模块。设置IP核的步骤就不说了。那么首先我们思考一下如何来写RAM的读写模块。首先读数据
奥利佛佛佛佛·2023-11-03 18:00

（10）FPGA顶层通用模块（学无止境）

2通用顶层FPGA通用顶层模块有：1）时钟模块时钟模块主要是PLLIP核。2)调试模块调试模块主要是调试IP核和调试子模块（自己编写的调试模块）。3)用户子模块1。。。3)用户子模块N用户子模块主要
宁静致远dream·2023-11-03 18:30

#()的用法【FPGA】

用法2种：1预处理参数。2时间延时。在Verilog中，#()是一个参数化的模块声明，用于定义模块的参数。这些参数可以在模块实例化时被传递，以便在模块内部使用。#()中的参数可以是数字、字符串或其他参数化模块。具体说明如下：1.#()中的参数可以是数字、字符串或其他参数化模块。2.参数可以在模块实例化时被传递，以便在模块内部使用。3.#()中的参数可以有默认值，如果没有传递参数，则使用默认值。4.
cfqq1989·2023-11-03 18:26

FPGA基于Vivado开发，设计顶层文件Top.v

一通废话首先得承认，我并不是主动拥抱顶层文件这套思路的，原因很简单，能用就行干嘛费劲搞那么多东西。起初知识点亮一个LED灯，整一个半加器的简单模拟，也确实根本用不上。后边工程有一定的负责度，例如设计数字时钟，LCD1602驱动设计等等，这个时候我就发现了层次化设计的一个便捷之处，在于他们方便复用，只需要定义好一个功能Module，可以在仿真–下板之间无缝衔接，增加了自己开发的效率，减少不必要的注释
大宝天天见D·2023-11-03 18:25

FPGA实现ICA算法第四弹：顶层模块的设计

FPGA开发可以采用由底层到顶层的设计方式，先设计一个个底层模块，最后使用顶层模块将各个底层模块连接起来，并搭建系统对外接口，这样设计比较简单，开发速度也比较块。
Super_goudan·2023-11-03 18:54

顶层模块【FPGA】

1顶层模块：不能像C语言的h文件那样，把io的定义放在其他文件。在Verilog中，顶层模块是整个设计的最高层次，它包含了所有其他模块和子模块。顶层模块定义了整个设计的输入和输出端口，以及各个子模块之间的连接方式。IO的定义通常是放在顶层模块内部，用来定义整个设计的输入和输出端口。在顶层模块中，我们可以使用模块IO来声明下方的空间来定义模块的功能，通常使用RTL（RegisterTransferL
cfqq1989·2023-11-03 18:18

【Unity3d开发笔记】FPS 声源：移动&跳跃&着地&射击的声音逻辑

【Unity3d开发笔记】FPS声源：移动&跳跃&着地&射击的声音逻辑FPS游戏中基本的声源包括位移（移动+跳跃+着地）和射击。处理好它们的关键在于播放音源的时机，以下是个人的一种处理思路。
圣☆哥·2023-11-03 18:46

【Unity3d开发笔记】 -FPS- GameObject.GetComponent＜T＞()获取组件的顺序

【Unity3d开发笔记】-FPS-GameObject.GetComponent()获取组件的顺序看了结论基本就可以溜了。。。
圣☆哥·2023-11-03 18:46

【Unity3d开发笔记】-FPS- 通过代码改变物体的组件Components在Inspector内的排序

【Unity3d开发笔记】-FPS-通过代码改变物体的组件Components在Inspector内的排序FPS游戏一般有多个阵营，对于带有联机的FPS，一般还要准备原角色的同步版本，这样下来可能需要制作多个预制体
圣☆哥·2023-11-03 18:46

Unity3D数字孪生开发笔记——网络篇

Unity3D数字孪生开发笔记（一）一、网络连接的端点：Socket二、端口三、Socket通信流程四、TCP和UDP一、网络连接的端点：Socket1、网络上的两个程序通过一个双向的通信连接实现数据交换
聪 ~smart·2023-11-03 17:33

unity3d 开发笔记

unity3dUnity是一个游戏引擎，包含渲染引擎，物理引擎，碰撞检测，音效，动画效果，场景管理等系统。它的开发效率高、脚本使用C#开发、简单易用、跨平台（可以导出各个平台的程序），别的游戏引擎比如虚幻引擎俗称UE(UnrealEngine，使用C++开发脚本，3A大作首选)。下边放一个Unity软件的大图。介绍project面板放游戏资源，hierarcy放游戏对象，inspector显示当前
胖虎6688·2023-11-03 17:29

紫光同创PG2L100H关键特性评估板，盘古100K开发板，可实现复杂项目的开发

本原创文件由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处盘古100K开发板详情盘古100K开发板(紫光同创PG2L100H关键特性开发板)采用紫光同创28nm工艺的FPGA
小眼睛FPGA·2023-11-03 13:21

【紫光同创logos2 FPGA PCIe软件栈设计】

紫光同创logos2FPGAPCIe软件栈基于同创logos2系列FPGA自研PCIe软件栈驱动层设备初始化Deviceoperation设备卸载API层配置空间访问接口bar访问接口dma操作接口其他操作接口
球场小码农·2023-11-03 13:51

【紫光同创国产FPGA教程】【PGL50H第六章】DDR3 读写实验例程

核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的
小眼睛FPGA·2023-11-03 13:51

【紫光同创国产FPGA教程】【PGL50H第八章】PCIE 通信测试实验例程

核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的
小眼睛FPGA·2023-11-03 13:51

【紫光同创国产FPGA教程】【PGL50H第九章】OV5640 双目摄像头实验例程

核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的
小眼睛FPGA·2023-11-03 13:51

Intel oneAPI笔记（1）--oneAPI简介、SYCL编程简介

它旨在简化可充分利用英特尔各种硬件架构（包括CPU、GPU和FPGA）的应用程序的开发oneAPI一个重要的特性是开放性，支持多种类型的架构和不同的硬件供应商，是一种统一的编程模型。
亿维数组·2023-11-03 12:00

FPGA、vivado、Verilog使用过程中的一些问题记录

1.关于做仿真的报错今天在写完测试文件做仿真时出现以下错误：[VRFC10-529]concurrentassignmenttoanon-netright_a1isnotpermitted[“E:/vivado/projects/asy_LIF_model/asy_LIF_model.srcs/sim_1/new/tb_test.v”:37]经查找发现：不管子模块本身的输出是wire型还是reg型
天津大学微电子小学生·2023-11-03 09:25

vivado报错 ：Syntax error near “non-printable character with the hex value ‘0xef‘“.

["D:/FPGAexercise/XYW/project_divider/project_divider.srcs/sources_1/imports/easy_divider/divider.v":
Yeye ——·2023-11-03 09:24

iOS开发笔记 --- 邓白氏码申请

一、简介邓白氏编码简称邓氏编码，是一个独一无二的9位数字全球编码系统，被广泛应用于企业识别、商业信息的组织及整理。邓氏编码可以帮助您迅速获得独创的、丰富而且高质量的信息产品和服务。二、申请流程1、得有一个AppleID，若无则先注册(注册链接)2、在开发者中心登录AppleID，点击JointheAppleDeveloperProgram屏幕快照2019-12-13下午5.57.07.png3、点
Rui_ai·2023-11-03 08:06
上一页 35 36 37 38 39 40 41 42 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他