E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA开发项目
FPGA
(主机)STM32(从机)SPI通信(HAL库实现)
FPGA
作主机,传输ADC的数据STM32F4作从机。
花椒且喵酱
·
2024-01-16 23:28
FPGA
单片机
stm32
fpga
spi
FPGA
四选一的多路选择器(用三元运算符?:解决)
在
FPGA
设计中,这种条件运算符通常用于逻辑电路的组合和时序逻辑设计。通过使用条件运算符,可以根据不同
我来挖坑啦
·
2024-01-16 22:52
fpga开发
FPGA
移位运算与乘法
项目经验:在
FPGA
中实现乘法器确实需要消耗一定的资源。这包括
我来挖坑啦
·
2024-01-16 22:16
fpga开发
C# CAD二次开发初步(HelloWorld)
在这里我打算写一个系列文章来分享我在做CAD二次
开发项目
的时候的一些实际项目中的经验,该系列文章的内容会由浅到深。
Chiva Chen
·
2024-01-16 22:11
CAD二次开发
CAD二次开发
二次开发
工业软件
CAD程序
CAD
蚂蚁爱购--靠谱的SpringBoot项目
从零
开发项目
,视频加文档,十天就能学会开发JavaWeb项目。
IT利刃出鞘
·
2024-01-16 22:39
java
springboot
前端架构:从入门到微前端【个人解析】
它作为系统和
开发项目
的蓝图,列出了设计团队必须执行的任务。1.2架构的设计1.2-1设计流程1.收集需求2.与相应的技术进行探讨3.寻找可行的技术方案4.整理出功能性需求和
青柠茶沐
·
2024-01-16 21:08
前端架构
前端
前端框架
【
FPGA
& Modsim】 抢答器设计
实验题目:抢答器设计实验目的:掌握应用数字逻辑设计集成开发环境进行抢答器设计的方法;掌握时序逻辑电路设计的过程。实验内容:1、设计支持3名参赛者的抢答器,并具有主持人控制的复位功能;2、当一名参赛者按下抢答键时,对应的LED灯亮起,屏蔽其他选手;3、分析实验结果,验证电路的功能是否符合设计要求。实验步骤:1、在数字逻辑集成开发环境中新建一个抢答器工程;2、编写VerilogHDL源程序;3、编译和
去追远风
·
2024-01-16 18:09
FPGA学习记录
fpga开发
Fpga
开发笔记(二):高云
FPGA
发开发软件Gowin和高云
fpga
基本开发过程
article/details/135620590红胖子网络科技博文大全:开发技术集合(包含Qt实用技术、树莓派、三维、OpenCV、OpenGL、ffmpeg、OSG、单片机、软硬结合等等)持续更新中…
FPGA
长沙红胖子Qt软件开发
·
2024-01-16 13:17
fpga开发
fpga开发
fpga开发过程
fpga点亮led
【XILINX】Vivado 生成msc文件出现[Writecfgmem 68-4] Bitstream at address 0x00000000 has size 84989156 bytes
Bitstreamataddress0x00000000hassize84989156byteswhichcannotfitinmemoryofsize8388608bytes.MCS和Bit文件BIT-->JTAG-->
FPGA
神仙约架
·
2024-01-16 12:10
xilinx
fpga开发
mcs
【INTEL(ALTERA)】Quartus无法为 F-Tile PMA/FEC Direct PHY 英特尔®
FPGA
IP启用锁定至参考 (LTR) 模式在,怎么办
说明由于英特尔®Quartus®PrimeProEdition软件23.1及更早版本存在问题,无法为F-TilePMA/FECDirectPHY英特尔®
FPGA
IP启用锁定至参考(LTR)模式。
神仙约架
·
2024-01-16 12:40
INTEL(ALTERA)
FPGA
fpga开发
F-Tile
PMA
【
FPGA
& Modsim】数字频率计
moduleflag(clk,rst_n,cnt);inputclk;inputrst_n;output[2:0]cnt;reg[31:0]count;reg[2:0]cnt;always@(posedgeclkornegedgerst_n)beginif(~rst_n)begincount=32'd24999)begincnt=3'd6)begincnt==1'b1)beginbcd_valid
去追远风
·
2024-01-16 12:10
FPGA学习记录
fpga开发
【INTEL(ALTERA)】错误 (19021):相同的文件名 xx 用于不同的 IP 文件。同一个名称不能用于多个 IP 文件。
说明由于在英特尔®Quartus®PrimeProEdition软件版本22.3上运行CVP设计时出现问题,使用IP升级工具自动更新复位释放英特尔®
FPGA
IP可能会导致同一IP的.qip和.ip文件包含在英特尔
神仙约架
·
2024-01-16 12:36
INTEL(ALTERA)
FPGA
fpga开发
Zynq7020 使用 Video Processing Subsystem 实现图像缩放
1、前言没玩过图像缩放都不好意思说自己玩儿过
FPGA
,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。
攻城狮Wayne
·
2024-01-16 12:17
fpga开发
FPGA
时序分析实例篇(上)------逻辑重组和DSP资源合理利用
声明:本文章转载自
FPGA
开源工坊,作者xiaotudou在开始之前,有个预备知识:当时序不满足下列给出的图的要求时,STA分析(静态时序分析)会报错,在低频时可能忽略不计可以正常运行,但是频率上去之后很有可能会导致电路功能的错误
芯想是陈
·
2024-01-16 10:40
FPGA
fpga开发
FPGA
时序分析实例篇(下)------底层资源刨析之FDCE和Carry进位链的合理利用
声明:本文章部分转载自傅里叶的猫,作者猫叔本文章部分转载自
FPGA
探索者,作者肉娃娃本文以Xilinx7系列
FPGA
底层资源为例。
芯想是陈
·
2024-01-16 10:40
FPGA
fpga开发
FPGA
节省资源篇------正确处理设计优先级
本文将介绍一种
FPGA
设计技术,该技术可以改变
FPGA
设计的规模大小和使用性能。单级逻辑你可以在Xilinx的
FPGA
中使用可配置逻辑块CLB中的查找表LUT和触发器DFF来实现简单的
芯想是陈
·
2024-01-16 10:40
FPGA
fpga开发
基于
FPGA
的UART多字节环回实验verilog代码(含帧头帧尾和解码部分)
带仿真工程,数据帧格式如下图:发送数据为:aaff03000E03B186100040011100000000000000110000000000111155CC效果如图:仿真效果图:参考以下文章和视频:
FPGA
芯想是陈
·
2024-01-16 10:10
FPGA
fpga开发
Verilog语法——6.测试文件使用for和random语句进行赋值
参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写
FPGA
/ASIC代码设计流程中的应用】6.测试文件使用for和random语句进行赋值6.1for语句的使用题目要求:涉及到
鸥梨菌Honevid
·
2024-01-16 10:09
FPGA
fpga开发
FPGA
引脚 & Bank认知--
FPGA
选型的一些常识
关键字HPI/OBanks,HighperformanceTheHPI/Obanksaredeisgnedtomeettheperformancerequirementsofhigh-speedmemoryandotherchip-to-chipinterfacewithvoltagesupto1.8V.HRI/OBanks,HighRangeTheHRI/Obanksaredesignedtos
Kent Gu
·
2024-01-16 10:09
FPGA
fpga开发
【
FPGA
& Modsim】数字时钟
实验题目:数字时钟设计实验目的:掌握数字时钟的工作原理;掌握使用数字逻辑设计集成开发环境分模块设计数字时钟的方法。实验内容:1、创建一个数字时钟工程,使用六位数码管实时显示时/分/秒。3、时钟应具有稳定的计时功能,能够连续运行并准确显示时间。实验步骤:1、明确实验要求,确定系统功能,设计整体方案。2、按照实现功能将数字时钟设计系统划分为时钟基准、显示驱动、按键控制等模块。3、使用VerilogHD
去追远风
·
2024-01-16 10:39
FPGA学习记录
fpga开发
【
FPGA
& Modsim】序列检测
实验题目:序列检测器设计实验目的:掌握应用数字逻辑设计集成开发环境进行序列检测器设计的方法;掌握时序逻辑电路设计的过程。实验内容:1、设计一个序列检测器,用于检测输入数据中的特定序列“10010”。2、实现一个电路,当检测到该序列时,输出为1,否则为0。3、分析实验结果,验证电路的功能是否符合设计要求。实验步骤:1、在数字逻辑集成开发环境中新建一个序列检测器工程;2、编写VerilogHDL源程序
去追远风
·
2024-01-16 10:39
fpga开发
【
FPGA
& Verilog】4bitBCD码加法器+7段数码管
顶层文件:moduleadd_bcd(input[9:0]I_1,input[9:0]I_0,inputclk,inputrst_n,output[7:0]seg,output[7:0]value,outputselect,output[3:0]encode_1,output[3:0]encode_0,output[3:0]high_bit,output[3:0]low_bit);assignva
去追远风
·
2024-01-16 10:09
FPGA学习记录
fpga开发
数字前端/
FPGA
设计——握手与反压问题
声明:本文来自0431大小回前言:在芯片设计或者
FPGA
设计过程中,流水设计是经常用到的,但是考虑数据安全性,需要与前后级模块进行握手通信,这时候就需要对流水数据进行反压处理,本文将具体介绍握手与反压。
芯想是陈
·
2024-01-16 10:38
FPGA
fpga开发
嵌入式硬件
硬件架构
时空联合3D降噪算法
声明:以下文章转载自疯狂的
FPGA
,作者Crazy
FPGA
1为什么要降噪?
芯想是陈
·
2024-01-16 08:25
FPGA
3d
算法
计算机视觉
fpga开发
硬件工程
硬件架构
Spring框架的背景学习
Spring的前世今生相信经历过不使用框架开发Web项目的70后、80后都会有如此感触,如今的程序员
开发项目
太轻松了,基本只需要关心业务如何实现,通用技术问题只需要集成框架便可。
CopyLower
·
2024-01-16 05:59
Java
学习
spring
学习
数据库
大模型训练营Day3 基于 InternLM 和 LangChain 搭建你的知识库
本次的授课人是一个提示词
开发项目
的负责人。
AIzealot无
·
2024-01-16 02:32
跟着无神学机器学习
langchain
AIGC
prompt
AI编程
embedding
FPGA
之LUT
由于
FPGA
需要被反复烧写,它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成,而只能采用一种易于反复配置的结构。
行者..................
·
2024-01-16 01:04
FPGA
fpga开发
FPGA
开发设计
一、概述
FPGA
是可编程逻辑器件的一种,本质上是一种高密度可编程逻辑器件。
FPGA
的灵活性高、开发周期短、并行性高、具备可重构特性,是一种广泛应用的半定制电路。
KGback
·
2024-01-16 00:27
#
FPGA
fpga开发
新手认识Github
简单来说就是用于管理多人协同
开发项目
的技术。1.2.
wwwyx12138
·
2024-01-15 23:52
github
DA14531-高级应用篇-外挂Flash应用介绍
本文经过作者发大量时间来记录
开发项目
的调试方法,里面有许多笔者开发心得体会,旨在让读者工程师快速上手,减少摸索时间,提高软件质量。
小武编程
·
2024-01-15 21:59
单片机
物联网
c语言
DA14531-蓝牙应用篇-主机BLE SCAN使用详解
本文经过作者发大量时间来记录
开发项目
的调试方法,里面有许多笔者开发心得体会,旨在让读者工程师快速上手,减少摸索时间,提高软件质量。
小武编程
·
2024-01-15 21:28
单片机
c语言
物联网
SpringBoot Redis 解决重复提交问题
前言在实际的
开发项目
中,一个对外暴露的接口往往会面临很多次请求,我们来解释一下幂等的概念:任意多次执行所产生的影响均与一次执行的影响相同。
IT祖师爷
·
2024-01-15 20:52
FPGA
在工业缺陷检测上的应用实践
目录1.背景2.现状3.
FPGA
在工业缺陷检测中的优势4.
FPGA
在工业缺陷检测中的应用实践5.主流的检测算法6.工业缺陷检测及应用场景7.
FPGA
在工业缺陷检测中的未来发展趋势8.方法9.未来发展方向注意
SteveRocket
·
2024-01-15 19:20
FPGA进阶
fpga开发
快速入门系列--AXI总线协议
最近想写一篇关于ZYNQ快速入门的文章,而由于ZYNQ的精髓实质上是如何建立ARM和
FPGA
之间的联系,所以准备先写一篇关于AXI协议快速入门的文章来打一下基础,也是顺便让我回忆一下AXI协议。
小林家的龙小年
·
2024-01-15 17:10
fpga开发
快速入门系列--
FPGA
中的时序分析与约束
一、前言时序分析,是所有的
FPGA
工程师在成长过程中都绕不开的技术,由于在一开始我们学
FPGA
的时候设计的系统都是低速简单的,所以就使得时序分析看起来好像并没有卵用,我不学我的系统照样可以跑起来啊,于是慢慢忽视了这一部分的学习
小林家的龙小年
·
2024-01-15 17:39
fpga开发
FPGA
中的乒乓操作思想
乒乓操作的思想乒乓操作主要是为了处理,输入时钟和输出时钟不匹配的问题,也可以算跨时钟处理对于乒乓操作我主要参考了野火的文档,以及下面这篇文章彻底弄懂乒乓操作与并行化_快,快去救列宁!的博客-CSDN博客_乒乓buffer下面开始进入正文比如假如我现在要处理一系列的数据,数据的输入时钟是100M,但是输出数据的时钟受外部的设备限制,只能有50M时钟,那么也就是说,在相同的时间内,输入了100个数据,
小林家的龙小年
·
2024-01-15 17:09
fpga开发
FPGA
流水线除法器(Verilog)原理及实现
FPGA
流水线除法器(Verilog)原理及实现流水线除法器原理 除法器的计算过程如下图所示。计算步骤假设数值的位宽为N。
锅巴不加盐
·
2024-01-15 17:07
FPGA学习
fpga开发
FPGA
, CPU, GPU, ASIC区别,
FPGA
为何这么牛
一、为什么使用
FPGA
?众所周知,通用处理器(CPU)的摩尔定律已入暮年,而机器学习和Web服务的规模却在指数级增长。
自恋的情剩
·
2024-01-15 16:38
fpga开发
通过生成mcs、bin文件将程序固化到
FPGA
通过将程序固化到
FPGA
,可以做到断电不丢失程序,上电之后就自动启动程序的作用,整个固化步骤主要分为3步,一是修改约束文件,二是生成mcs或bin文件,三是将程序固化到开发板flash1.修改约束文件生成固化文件之前
EfunStudy
·
2024-01-15 14:00
fpga开发
个人网站制作 Part 5 优化网站性能(图片压缩、代码优化) | Web
开发项目
文章目录基础Web开发练手项目系列:个人网站制作优化网站性能图片优化步骤1:使用压缩工具代码优化步骤2:压缩CSS和JavaScript步骤3:合并文件步骤4:延迟加载预览与保存下一步计划基础Web开发练手项目系列:个人网站制作欢迎回到基础Web开发练手项目系列!在前六篇博文中,我们已经创建了个人网站的基本结构、样式、导航栏、项目展示、联系信息、表单交互、动画效果、页面滚动效果和响应式设计。在
冰.封万里
·
2024-01-15 08:23
前端
前端
个人网站制作
项目
Web开发
响应式Web
开发项目
教程(HTML5+CSS3+Bootstrap)第2版 第1章 HTML5+CSS3初体验 项目1-1 三栏布局页面
项目展示三栏布局是一种常用的网页布局结构。除了头部区域、底部区域外,中间的区域(主体区域)划分成了三个栏目,分别是左侧边栏、内容区域和右侧边栏,这三个栏目就构成了三栏布局。当浏览器的宽度发声变化时,页面中左侧边栏和右侧边栏的宽度固定不变,而内容区域的宽度会随着浏览器窗口宽度大小的变化而变化。项目目录结构在进行项目开发之前,首先需要完成项目目录结构的搭建。index.html文件用于实现项目的页面结
m0_73657966
·
2024-01-15 06:06
前端
html5
css3
响应式Web
开发项目
教程(HTML5+CSS3+Bootstrap)第2版 例3-5 CSS3 动画
代码CSS3动画.img{width:150px;}@keyframesrotate{0%{transform:rotate(0deg);}100%{transform:rotate(360deg);}}img:hover{animation:rotate0.5slinearinfinite;}上述代码中:第10行代码定义animation属性实现动画效果;第10~17行代码定义rotate动画让
m0_73657966
·
2024-01-15 06:36
前端
html5
css3
12 万元接私活【外卖换电柜】项目,造黑客攻击,柜门被暴力打开,IoT 安全不容小觑...
01外卖换电柜造黑客攻击去年小团队接了深圳一家硬件企业的外卖换电柜后台系统和小程序
开发项目
,不含换电柜硬件设备,2个月轻松到手12万元。
AIoT科技物语
·
2024-01-15 06:33
物联网
安全
响应式Web
开发项目
教程(HTML5+CSS3+Bootstrap)第2版 例4-1 表单
代码表单各种表单控件-->提交按钮表单的3个核心元素:表单标签(form)、表单域(input)、表单按钮(button)运行效果表单主要负责采集用户输入的信息,相当于一个控件集合,由文本域、复选框、单选框、菜单、文件地址域和按钮等表单元素组成。最常见的表单应有用户调查问卷页面、用户登录页面和用户注册页面等。
m0_73657966
·
2024-01-15 06:33
前端
html5
css3
FPGA
概述
文章目录1.什么是
FPGA
2.学习
FPGA
有什么用3.学习
FPGA
需要何种先决条件1.什么是
FPGA
这个问题太low了,身处数字时代,从事电子信息行业,居然不知道
FPGA
?岂非笑谈?
中年阿甘
·
2024-01-15 05:28
我的FPGA学习
FPGA应用
FPGA入门
本地开发环境请求服务器接口跨域的问题(vue的问题)
本地
开发项目
请求服务器接口的时候,因为客户端的同源策略,导致了跨域的问题。下面先演示一个没有配置允许本地跨域的的情况:可以看到,此时我们点击获取数据,浏览器提示我们跨域了。所以我们访问不到数据。
泡芙·草莓
·
2024-01-15 04:56
vue.js
前端
javascript
【NI国产替代】USB‑7846 Kintex-7 160T
FPGA
,500 kS/s多功能可重配置I/O设备
Kintex-7160T
FPGA
,500kS/s多功能可重配置I/O设备USB‑7846具有用户可编程
FPGA
,可用于高性能板载处理和对I/O信号进行直接控制,以确保系统定时和同步的完全灵活性。
深圳信迈科技DSP+ARM+FPGA
·
2024-01-15 02:32
国产NI虚拟仪器
fpga开发
NI国产替代
数据采集
cmd执行jar包时发现找不到文件
现在大多数都是使用maven
开发项目
。在maven项目中默认的配置文件都是去resources下查找的。
陈小于
·
2024-01-15 00:58
java
jar
maven
java
IOS_OC开发使用技巧总结-清除所有打印
1.
开发项目
中添加的LOG,到了打包上线的时候都要关掉,不可能一个一个删,在你的pch文件里面添加上下面一段,即可在Degug状态下正常打印,release状态下会自动关闭log级别打印#ifndef_
IOS_技术小牛
·
2024-01-14 22:03
具于xilinx
FPGA
的可动态配置DDS频率控制字的DDS IP核使用例程详解
目录1概述2IPexamples功能3IP使用例程4注意事项5DDSIPExamples下载位置1概述本文用于讲解xilinxIP的ddsipexamples(动态配置频率)的功能说明,方便使用者快速上手。2IPexamples功能本examples是月隐编写的针对DDS的使用demo,实现通过vio控制频率控制字来调整DDS的输出频率,为大家演示一个可动态配置DDS频率的例程。例程的平台:1)硬
风中月隐
·
2024-01-14 22:48
FPGA
fpga开发
DDS
频率控制字
vivado
xilinx
上一页
11
12
13
14
15
16
17
18
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他