E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA开发项目
SOM-TLK7是一款基于Xilinx Kintex-7系列
FPGA
自主研发的核心板
核心板简介基于XilinxKintex-7系列
FPGA
处理器;
FPGA
芯片型号为XC7K325T-2FFG676I,兼容XC7K160T/410T-2FFG676I,NORFLASH256Mbit,DDR3512M
Tronlong创龙
·
2024-01-18 21:34
Xilinx
Kintex-7
Xilinx
Kintex-7
FPGA
创龙基于Xilinx Kintex-7系列高性价比
FPGA
开发板SFP+接口
处理器XilinxKintex-7系列
FPGA
处理器,芯片型号为XC7K325T-2FFG676I,兼容XC7K160T/410T-2FFG676I,高达326K逻辑单元,840个DSPSlice,硬件如下图
Tronlong_
·
2024-01-18 21:34
产品说明
关于7系列
FPGA
LVDS和LVDS_25 I/O Bank兼容问题
说明:我们在设计外设和Xilinx7系列
FPGA
互联时,经常会用到LVDS接口。如何正确的保证器件之间的互联呢?本博文整理了Xilinx官方相关技术问答,希望能给开发者一些指导。
FPGA技术实战
·
2024-01-18 21:34
FPGA
LVDS
兼容
差分信号
明德扬
FPGA
开发板XILINX-K7核心板Kintex7 XC7K325 410T工业级
MP5650核心板采用XILINX公司Kintex-7系列的XC7K325T-2FFG900I/XC7K410T-2FFG900I作为主控制器,核心板采用4个0.5mm间距120Pin镀金连接器与母板连接,核心板四个脚放置了4个3.5mm固定孔,此孔可以与底板通过螺丝紧固,确保了在强烈震动的环境下稳定运行。这款MP5650核心板能够方便用户对核心板的二次开发利用。核心板使用XILINX的KINTE
MDYFPGA
·
2024-01-18 21:03
FPGA
K7核心板
K7325T
fpga开发
开发板
FPGA
K7325T
基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二)
本篇我们重点介绍下项目中
FPGA
与AD9129互联的原理图设计,包括LVDSIO接口设计、时钟电路以、供电设计以及PCB设计。
FPGA技术实战
·
2024-01-18 21:03
Xinx
FPGA硬件设计
FPGA外设接口设计
笔记
fpga开发
硬件设计
AD9129
FPGA
之 寄存器、触发器、锁存器
每个slice有8个存储元素,每个存储元素如下图所示:其中四个为DFF/LATCH,可以配置为边沿触发D型触发器或电平敏感锁存器输入上图。D输入可以通过AFFMUX,BFFMUX,CFFMUX或DFFMUX的LUT输出直接驱动,也可以通过AX,BX,CX或DX输入绕过函数发生器的BYPASSslice输入直接驱动。当配置为锁存器时,当CLK为低电平时,锁存器是透明的。另外四个为仅为DFF,它们只能
行者..................
·
2024-01-18 16:23
FPGA
fpga开发
关于安卓进阶
目前已经掌握了大部分基础知识,有独立
开发项目
经验,但是代码不够简洁,不够高级。没有养成良好的代码规范,也没有清晰的项目架构。没有很多设计模式和mvp、mvvm的代码模式。
勤息嘻嘻嘻
·
2024-01-18 14:41
FPGA
的电路结构概述
文章目录1.引言2.
FPGA
的一般结构2.1概要2.2
FPGA
三部分构成间的关系:3.小结1.引言结构决定原理。原理未必决定结构。理解
FPGA
结构,进而能阐明其工作原理很有必要。
中年阿甘
·
2024-01-18 13:48
我的FPGA学习
fpga开发
【LabVIEW
FPGA
入门】
FPGA
中的数学运算
数值控件选板上的大部分数学函数都支持整数或定点数据类型,但是需要请注意,避免使用乘法、除法、倒数、平方根等函数,此类函数比较占用
FPGA
资源,且如果使用的是定点数据或单精度浮点数据仅适用于
FPGA
终端。
東方神山
·
2024-01-18 08:16
FPGA】
labview
LabVIEW
FPGA
分享三篇早期的
FPGA
布局布线论文
1.PathFinder:一种基于协商和性能驱动的
FPGA
布线器LarryMCMURCHIE,CarlEBELING.PathFinder:ANegotiation-BasedPerformance-DrivenRouterfor
FPGA
s
中年阿甘
·
2024-01-18 08:10
fpga开发
EDA
强化学习
【INTEL(ALTERA)】F-Tile 25G 以太网
FPGA
IP RX MAC IP 报告 FCS 错误?
说明当接收来自链路伙伴的外部流量时,F-Tile25G以太网英特尔®
FPGA
IPRXMACIP使用恢复时钟(o_clk_rec_div64)计时,观察到FCS错误,并且恢复的时钟可能超过ppm差异。
神仙约架
·
2024-01-18 08:07
INTEL(ALTERA)
FPGA
fpga开发
F-Tile
【UE5】交互式展厅数字博物馆交互是开发实战课程
长久以来,我们总是不断被初学者问到类似这样的问题:如何从头到尾做一个交互式程序
开发项目
?本套课程尝试对这个问题进行解答。
飞起的猪
·
2024-01-18 08:51
ue5
ue4
游戏引擎
数字展厅
交互式开发
K001 ENCP视频编码芯片
K001ENCP是一款面向
FPGA
平台的极低代价,极高性能,中下质量的编码器。
fantasy_arch
·
2024-01-18 06:42
音视频
爬虫基础及Python环境安装
前言:爬虫是Python最常见的
开发项目
,而爬虫本身的应用对象又是多种多样(文本、视频、图片、其它文件等等),本视频系列课程,我们将会拿出多个案例进行爬虫项目实战讲解,帮大家对爬虫项目进行实战,培养爬虫项目分析的实际过程
明哥玩编程
·
2024-01-18 05:51
SFP/SFP+/QSFP/QSFP+光模块和GTP/GTX/GTH/GTZ/GTY/GTM高速收发器
GTZ/GTY/GTM高速收发器SFP/SFP+/QSFP/QSFP+光模块概述SFPSFP+QSFPQSFP+关键参数说明GTP/GTX/GTH/GTZ/GTY/GTM高速收发器区别XILINX7系列
FPGA
一只嵌入式爱好者
·
2024-01-18 01:18
fpga开发
光模块
高速收发器
服务乡村振兴工作简报(2018年)第十六期
2018年10月15日至16日,高教老协助力乡村振兴工作西大专家组应北碚区龙凤街道和东阳街道邀请,前往龙凤村和西山坪考察指导乡村旅游
开发项目
。
程雅渝
·
2024-01-18 00:38
fpga
供电电压偏低会怎样_[走近
FPGA
]之开发板介绍篇
开发板概述在走近
FPGA
预告篇中,我们已经提到了系列文章使用的开发平台,硬木课堂XilinxArtix7
FPGA
板,如下图所示。
weixin_39758696
·
2024-01-17 22:23
fpga供电电压偏低会怎样
fpga原理和结构
pdf
fpga摄像头模块
ucenter接口开发手册
开发板
集成下载器
jtag
05潮汕四个乡村四大宗族的千年恩怨
黄智扬坐在旁边的沙发上,有些气喘吁吁,他拿了杯茶喝下,顿了顿,看向父亲:“爸,中午我的同学张雅君和陆达集团的老板请我吃饭,想让我担任他们在龙阳村和美澳乡两个地块的
开发项目
总经理
余源鹏
·
2024-01-17 20:50
基于
FPGA
&WS2812B的贪吃蛇方案设计(含源码)
第1章基于
FPGA
&WS2812B的贪吃蛇方案设计1.2贪吃蛇游戏系统的功能需求分析为了更好的实现我们的贪吃蛇游戏系统,我们需要对项目进行功能分析,利于我们对整个系统的分析、架构。
混子王江江
·
2024-01-17 19:14
FPGA
fpga开发
Intel
FPGA
开发工具 Quartus/ModelSim 20.1.1 安装
官网下载地址:DownloadCenterfor
FPGA
s官网下载需要注册账号,这里也把下图中的所有文件都放到百度网盘。
睡觉学习三餐
·
2024-01-17 18:46
项目上线发版的流程 前端要做什么?
但很多前端小伙伴不知道整个发版流程是什么样子的,这里给大家稍微普及一下,2.不同分支对应不同的环境公司
开发项目
时,一般分为三到四个环境,不同的环境往往对应不同的项目分支开发环境(feature_xxx)
独爱那杯cc
·
2024-01-17 15:56
前端
【
FPGA
/verilog -入门学习17】vivado 实现串口自发自收程序
1,需求PC使用串口助手给
FPGA
板发送9600波特率的数据,
FPGA
板接收到数据后,回复同样的数据给PC2,需求分析按模块可以划分为:rx接收模块,将输入的8位并行rx数据转换成[7:0]rx_data
王者时代
·
2024-01-17 10:31
verilog
&FPGA
fpga开发
SDRAM小项目——命令解析模块
简单介绍:在
FPGA
中实现命令解析模块,命令解析模块的用来把pc端传入
FPGA
中的数据分解为所需要的数据和触发命令,虽然代码不多,但是却十分重要。
小天才dhsb
·
2024-01-17 10:28
fpga开发
【LabVIEW
FPGA
入门】使用数字IO卡实现计数器输入功能
方法1:1.首先需要用一个数字IO的输入
FPGA
端口,并将其拖入程序框图中,同时创建一个循环。2.如果想要在循环中实现累加功能,就可以使用移位寄存器。
東方神山
·
2024-01-17 09:56
FPGA】
labview
LabVIEW
FPGA
【INTEL(ALTERA)】错误 (14566): 由于与现有约束 (1 HSSI_Z1578A_CLUSTER) 冲突,拟合器无法放置 0 个外围组件。
说明由于英特尔®Quartus®Prime专业版软件23.2版本存在问题,针对IntelAgilex®7AGI041设备时,使用面向PCIExpress*的R-TileAvalon®Streaming英特尔®
FPGA
IP
神仙约架
·
2024-01-17 03:27
INTEL(ALTERA)
FPGA
fpga开发
基于Mcrosemi M2S090T
FPGA
的 imx991 SWIR的SLVS解码(一)
目录一、平台介绍二、器件的简介1、imx991SWIRImageSensor2、M2S090T三、工程1、imx991寄存器配置一、平台介绍工程开发平台:LiberoVersion:20231.0.6Release:v2023.1文本编辑器:Sublimetext3二、器件的简介1、imx991SWIRImageSensorDescription:TheIMX991-AABA-Cisadiagon
江鸟的坚持
·
2024-01-17 02:16
Microsemi
SLVS
FPGA
fpga开发
Microsemi
FPGA开发
Sony
相机
FPGA
原理图细节--画引脚
BGA引脚表示1.1
FPGA
此引脚要正确和清晰,会在“PackagePin”中用到次物理接口1.2,MCU只用管对应的GPIO逻辑接口就可以了标识Bank电平标识出对应Bank的电平,在电路设计中可以清晰的知道对应的脚位输出电平
Kent Gu
·
2024-01-17 01:15
FPGA
fpga开发
单片机
嵌入式硬件
FPGA
(主机)STM32(从机)SPI通信(HAL库实现)
FPGA
作主机,传输ADC的数据STM32F4作从机。
花椒且喵酱
·
2024-01-16 23:28
FPGA
单片机
stm32
fpga
spi
FPGA
四选一的多路选择器(用三元运算符?:解决)
在
FPGA
设计中,这种条件运算符通常用于逻辑电路的组合和时序逻辑设计。通过使用条件运算符,可以根据不同
我来挖坑啦
·
2024-01-16 22:52
fpga开发
FPGA
移位运算与乘法
项目经验:在
FPGA
中实现乘法器确实需要消耗一定的资源。这包括
我来挖坑啦
·
2024-01-16 22:16
fpga开发
C# CAD二次开发初步(HelloWorld)
在这里我打算写一个系列文章来分享我在做CAD二次
开发项目
的时候的一些实际项目中的经验,该系列文章的内容会由浅到深。
Chiva Chen
·
2024-01-16 22:11
CAD二次开发
CAD二次开发
二次开发
工业软件
CAD程序
CAD
蚂蚁爱购--靠谱的SpringBoot项目
从零
开发项目
,视频加文档,十天就能学会开发JavaWeb项目。
IT利刃出鞘
·
2024-01-16 22:39
java
springboot
前端架构:从入门到微前端【个人解析】
它作为系统和
开发项目
的蓝图,列出了设计团队必须执行的任务。1.2架构的设计1.2-1设计流程1.收集需求2.与相应的技术进行探讨3.寻找可行的技术方案4.整理出功能性需求和
青柠茶沐
·
2024-01-16 21:08
前端架构
前端
前端框架
【
FPGA
& Modsim】 抢答器设计
实验题目:抢答器设计实验目的:掌握应用数字逻辑设计集成开发环境进行抢答器设计的方法;掌握时序逻辑电路设计的过程。实验内容:1、设计支持3名参赛者的抢答器,并具有主持人控制的复位功能;2、当一名参赛者按下抢答键时,对应的LED灯亮起,屏蔽其他选手;3、分析实验结果,验证电路的功能是否符合设计要求。实验步骤:1、在数字逻辑集成开发环境中新建一个抢答器工程;2、编写VerilogHDL源程序;3、编译和
去追远风
·
2024-01-16 18:09
FPGA学习记录
fpga开发
Fpga
开发笔记(二):高云
FPGA
发开发软件Gowin和高云
fpga
基本开发过程
article/details/135620590红胖子网络科技博文大全:开发技术集合(包含Qt实用技术、树莓派、三维、OpenCV、OpenGL、ffmpeg、OSG、单片机、软硬结合等等)持续更新中…
FPGA
长沙红胖子Qt软件开发
·
2024-01-16 13:17
fpga开发
fpga开发
fpga开发过程
fpga点亮led
【XILINX】Vivado 生成msc文件出现[Writecfgmem 68-4] Bitstream at address 0x00000000 has size 84989156 bytes
Bitstreamataddress0x00000000hassize84989156byteswhichcannotfitinmemoryofsize8388608bytes.MCS和Bit文件BIT-->JTAG-->
FPGA
神仙约架
·
2024-01-16 12:10
xilinx
fpga开发
mcs
【INTEL(ALTERA)】Quartus无法为 F-Tile PMA/FEC Direct PHY 英特尔®
FPGA
IP启用锁定至参考 (LTR) 模式在,怎么办
说明由于英特尔®Quartus®PrimeProEdition软件23.1及更早版本存在问题,无法为F-TilePMA/FECDirectPHY英特尔®
FPGA
IP启用锁定至参考(LTR)模式。
神仙约架
·
2024-01-16 12:40
INTEL(ALTERA)
FPGA
fpga开发
F-Tile
PMA
【
FPGA
& Modsim】数字频率计
moduleflag(clk,rst_n,cnt);inputclk;inputrst_n;output[2:0]cnt;reg[31:0]count;reg[2:0]cnt;always@(posedgeclkornegedgerst_n)beginif(~rst_n)begincount=32'd24999)begincnt=3'd6)begincnt==1'b1)beginbcd_valid
去追远风
·
2024-01-16 12:10
FPGA学习记录
fpga开发
【INTEL(ALTERA)】错误 (19021):相同的文件名 xx 用于不同的 IP 文件。同一个名称不能用于多个 IP 文件。
说明由于在英特尔®Quartus®PrimeProEdition软件版本22.3上运行CVP设计时出现问题,使用IP升级工具自动更新复位释放英特尔®
FPGA
IP可能会导致同一IP的.qip和.ip文件包含在英特尔
神仙约架
·
2024-01-16 12:36
INTEL(ALTERA)
FPGA
fpga开发
Zynq7020 使用 Video Processing Subsystem 实现图像缩放
1、前言没玩过图像缩放都不好意思说自己玩儿过
FPGA
,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。
攻城狮Wayne
·
2024-01-16 12:17
fpga开发
FPGA
时序分析实例篇(上)------逻辑重组和DSP资源合理利用
声明:本文章转载自
FPGA
开源工坊,作者xiaotudou在开始之前,有个预备知识:当时序不满足下列给出的图的要求时,STA分析(静态时序分析)会报错,在低频时可能忽略不计可以正常运行,但是频率上去之后很有可能会导致电路功能的错误
芯想是陈
·
2024-01-16 10:40
FPGA
fpga开发
FPGA
时序分析实例篇(下)------底层资源刨析之FDCE和Carry进位链的合理利用
声明:本文章部分转载自傅里叶的猫,作者猫叔本文章部分转载自
FPGA
探索者,作者肉娃娃本文以Xilinx7系列
FPGA
底层资源为例。
芯想是陈
·
2024-01-16 10:40
FPGA
fpga开发
FPGA
节省资源篇------正确处理设计优先级
本文将介绍一种
FPGA
设计技术,该技术可以改变
FPGA
设计的规模大小和使用性能。单级逻辑你可以在Xilinx的
FPGA
中使用可配置逻辑块CLB中的查找表LUT和触发器DFF来实现简单的
芯想是陈
·
2024-01-16 10:40
FPGA
fpga开发
基于
FPGA
的UART多字节环回实验verilog代码(含帧头帧尾和解码部分)
带仿真工程,数据帧格式如下图:发送数据为:aaff03000E03B186100040011100000000000000110000000000111155CC效果如图:仿真效果图:参考以下文章和视频:
FPGA
芯想是陈
·
2024-01-16 10:10
FPGA
fpga开发
Verilog语法——6.测试文件使用for和random语句进行赋值
参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写
FPGA
/ASIC代码设计流程中的应用】6.测试文件使用for和random语句进行赋值6.1for语句的使用题目要求:涉及到
鸥梨菌Honevid
·
2024-01-16 10:09
FPGA
fpga开发
FPGA
引脚 & Bank认知--
FPGA
选型的一些常识
关键字HPI/OBanks,HighperformanceTheHPI/Obanksaredeisgnedtomeettheperformancerequirementsofhigh-speedmemoryandotherchip-to-chipinterfacewithvoltagesupto1.8V.HRI/OBanks,HighRangeTheHRI/Obanksaredesignedtos
Kent Gu
·
2024-01-16 10:09
FPGA
fpga开发
【
FPGA
& Modsim】数字时钟
实验题目:数字时钟设计实验目的:掌握数字时钟的工作原理;掌握使用数字逻辑设计集成开发环境分模块设计数字时钟的方法。实验内容:1、创建一个数字时钟工程,使用六位数码管实时显示时/分/秒。3、时钟应具有稳定的计时功能,能够连续运行并准确显示时间。实验步骤:1、明确实验要求,确定系统功能,设计整体方案。2、按照实现功能将数字时钟设计系统划分为时钟基准、显示驱动、按键控制等模块。3、使用VerilogHD
去追远风
·
2024-01-16 10:39
FPGA学习记录
fpga开发
【
FPGA
& Modsim】序列检测
实验题目:序列检测器设计实验目的:掌握应用数字逻辑设计集成开发环境进行序列检测器设计的方法;掌握时序逻辑电路设计的过程。实验内容:1、设计一个序列检测器,用于检测输入数据中的特定序列“10010”。2、实现一个电路,当检测到该序列时,输出为1,否则为0。3、分析实验结果,验证电路的功能是否符合设计要求。实验步骤:1、在数字逻辑集成开发环境中新建一个序列检测器工程;2、编写VerilogHDL源程序
去追远风
·
2024-01-16 10:39
fpga开发
【
FPGA
& Verilog】4bitBCD码加法器+7段数码管
顶层文件:moduleadd_bcd(input[9:0]I_1,input[9:0]I_0,inputclk,inputrst_n,output[7:0]seg,output[7:0]value,outputselect,output[3:0]encode_1,output[3:0]encode_0,output[3:0]high_bit,output[3:0]low_bit);assignva
去追远风
·
2024-01-16 10:09
FPGA学习记录
fpga开发
数字前端/
FPGA
设计——握手与反压问题
声明:本文来自0431大小回前言:在芯片设计或者
FPGA
设计过程中,流水设计是经常用到的,但是考虑数据安全性,需要与前后级模块进行握手通信,这时候就需要对流水数据进行反压处理,本文将具体介绍握手与反压。
芯想是陈
·
2024-01-16 10:38
FPGA
fpga开发
嵌入式硬件
硬件架构
上一页
9
10
11
12
13
14
15
16
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他