FPGA开发项目

什么是JTAG和SWD接口协议，和各类仿真器

现在多数的高级器件都支持JTAG协议，如ARM、DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。
在邯郸睡大觉·2024-01-21 01:35

FPGA-超声波避障小车(ego1)

基于FPGA的超声波避障小车，利用ego1的100HZ时钟，我们可以自己定义不同占空比的PWM来控制电机的转速和舵机的角度，我们可以通过自己写计时器获得超声波来回所需的时间来测量距离，根据距离的远近返回来控制电机的转速以及舵机转动的角度
SRT_WUke·2024-01-21 00:15

第十二届蓝桥杯EDA设计与开发项目国赛客观题详解

一、选择题选择题包括元器件、数模电等基本知识第一空一看就是4702，第二空2.0，可以多看看元件的封装根据电路所学第一空75，第二空小于。这一看就是D3W指的肯定是线间距，选C选A这题ABC肯定是对的，D没看见过选C选BC选D选ACD学者没接触AD，刚刚才学会立创EDA，为蓝桥杯准备着，如上述有错，欢迎大家评论区指错二、原理图设计原理图设计非常重要占分多、多多参考，对所需要的原理图进行连接，一般熟
L风吹起了从前·2024-01-20 22:03

【Centos7内网环境Nexus3私服搭建】

使用背景在项目开发的过程中，我们通常在内部网络进行开发，在内网环境开发中我们经常遇到Maven包、Npm包、Yum镜像、Docker镜像等无法联网下载问题,当然这些问题也可以通过离线安装的方式进行安装，但是做为软件开发项目组或者公司等
码农山泉·2024-01-20 13:48

FPGA高端项目：Xilinx Artix7 系列FPGA纯verilog图像缩放工程解决方案 提供4套工程源码和技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在XilinxKintex7系列FPGA上的应用本方案在国产FPGA紫光同创系列上的应用本方案在国产
9527华安·2024-01-20 11:03

FPGA之分布RAM(1)

SLICEM资源可以实现分布式RAM。可以实现的RAM类型：单口RAM双端口简单的双端口四端口下表给出了通过1SLICEM中的4个LUT可以实现的RAM类型1.32X2QuadPortDistributedRAM我们介绍过把6输入LUT当作2个5输入LUT使用，在这里，就可以同一个LUT实现数据位宽的增加。对于32X2的4口RAM,如下图所以,代表了输入和输出的数据位宽都是2bit,深度是32.4
行者..................·2024-01-20 11:02

【开发掉坑】go 中 interface 的 nil 判断

前言最近在合作开发项目的过程中，发现小伙伴写了一段代码，示意代码如下：packagemainimport("encoding/json""fmt")typedataWrapperstruct{dataany
Grassto·2024-01-20 09:27

【FPGA & Verilog】手把手教你实现一个DDS信号发生器

信号发⽣器的设计与实现1.输出波形：⽅波（占空⽐50%）、锯⻮波、三⻆波、脉冲信号（占空⽐连续可调）、正弦波、任意波等2.输出频率：100KHz3.波形选择：使⽤拨码开关选择思路：使用FPGA搭建信号发生器
去追远风·2024-01-20 09:52

【FPGA & Verilog】使用教程 3-8译码器（原理图输⼊设计）

实验一：3-8译码器（原理图输⼊设计）⼀：实验⽬的1.了解3-8译码器的电路原理，掌握组合逻辑电路的设计⽅法2.掌握QuartusII软件原理图输⼊设计的流程⼆：实验内容2.1设计输⼊1.将3-8译码器A、B、C端作为输⼊，Y作为输出。2.其余引脚按照3-8译码器功能要求连接。2.2电路仿真1.激励⽂件的输⼊包含A、B、C的8种状态2.功能仿真三：实验报告1.给出3-8译码器的真值表：2.实验步骤
去追远风·2024-01-20 09:52

gitlab远程仓地址更改解决方案

前言最近与上海的客户合作开发项目，外网访问gitlab期间经常遇到了远程服务器不稳定的问题，客户只能经常修改git仓地址。遇到这样的情况，我们只需要在本地修改远程仓地址就可以了。
Timpanpan·2024-01-20 06:54

《每天十分钟》-红宝书第4版-集合引用类型

实际上，在我们开发项目的过程中，框架搭建好之后，日常还是和各种类型的变量打交道，所以要写出严谨的代码还是要对常用的变量逐一学习，面试过程中也通常会被问一些api的理解，或者在解决问题过程中熟练使用apiObjectObject
lorinzhang·2024-01-20 04:59

通过EMIF接口实现FPGA与DSP的高速连接（方法）

FPGA和DSP通过EMIF（ExternalMemoryInterface）接口连接是一种常见的高速数据通信方式。
AigcFox·2024-01-20 01:19

基于FPGA实现通信系统：Verilog与HLS的选择与应用

基于FPGA实现通信系统通常涉及使用硬件描述语言（HDL）来定义硬件电路的行为。Verilog是一种常用的HDL，适用于在FPGA上实现数字通信系统。
AigcFox·2024-01-20 01:19

FPGA时序分析与时序约束(四)——时序例外约束

目录一、时序例外约束1.1为什么需要时序例外约束1.2时序例外约束分类二、多周期约束2.1多周期约束语法2.2同频同相时钟的多周期约束2.3同频异相时钟的多周期约束2.4慢时钟域到快时钟域的多周期约束2.5快时钟域到慢时钟域的多周期约束三、虚假路径约束四、最大/最小延时约束一、时序例外约束1.1为什么需要时序例外约束在STA中时序分析工具默认的时序检查方式可能与实际情况不吻合，此时就需要额外增加一
STATEABC·2024-01-20 01:48

MySQL8：解决 Public Key Retrieval is not allowed 异常

在开发项目过程中使用Mybatis连接数据库时抛出了PublicKeyRetrievalisnotallowed异常，提出解决方案url:jdbc:mysql://localhost:3306/${databaseName
Winter Developer·2024-01-20 01:18

vivado RTL运行方法检查、分析方法报告、报告DRC

运行方法检查VivadoDesignSuite提供基于超快设计的自动化方法检查使用“报告方法论”命令的FPGA和SoC（UG949）方法论指南。
cckkppll·2024-01-19 22:42

vivado 调试设计

调试设计概述FPGA设计的调试是一个多步骤的迭代过程。
cckkppll·2024-01-19 22:42

基于FPGA的图像双边滤波实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1双边滤波数学模型4.2双边滤波的特性4.3FPGA实现架构5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入到
简简单单做算法·2024-01-19 20:54

AI 内容分享(七)：加速计算，为何会成为 AI 时代的计算力“新宠”

目录什么是加速计算加速计算解决方案硬件GPU应用型专用集成电路ASIC现场可编程逻辑门阵列FPGA软件CUDAOpenCL网络加速计算应用场景生成式AI加快训练时间处理大型数据集创建复杂模型实时功能高效的计算梯度
之乎者也··2024-01-19 17:51

typescript和javascript有什么区别？各自有什么优势

TypeScript是静态类型，TS是动态类型定义变量的时候，TS必须指定数据类型，JS不确定TS是JS的超集，在TS中可以使用原生JS语法各自优势1、TS静态输入：在开发人员编写脚本时检测错误，查找并修复错误大型的开发项目和更好的协作
前端碎碎念·2024-01-19 14:21

FPGA按钮消抖实验

本章利用FPGA内部来设计消抖，即采取软件消抖。按键的机械特性，决定着按键的抖动时间，一般抖动时间在5ms~10ms。消抖，也意味着，每次在按键闭合或松开期间，跳过
QYH2023·2024-01-19 13:56

FPGA引脚物理电平（内部资源，Select IO）-认知2

引脚电平TheSelectIOpinscanbeconfiguredtovariousI/Ostandards,bothsingle-endedanddifferential.•Single-endedI/Ostandards(e.g.,LVCMOS,LVTTL,HSTL,PCI,andSSTL)•DifferentialI/Ostandards(e.g.,LVDS,Mini_LVDS,RSDS,
Kent Gu·2024-01-19 13:25

FPGA物理引脚，原理（Pacakge and pinout）-认知3

画FPGA芯片引脚封装图（原理），第一是参考开发板(根据一下描述了解总览），第二是研究Datasheet.ASCIIPinoutFileZynq-7000AllProgrammableSoCPackagingandPinout
Kent Gu·2024-01-19 13:25

FPGA 多路分频器实验

1概述在FPGA中，时钟分频是经常用到的。本节课讲解2分频、3分频、4分频和8分频的Verilog实现并且学习generate语法功能的应。
QYH2023·2024-01-19 13:22

FPGA时序分析与时序约束（Vivado）

FPGA时序分析与时序约束（Vivado）（1）内部资源（2）传输模型分析（寄存器到寄存器）（3）时序约束操作1约束主时钟2约束衍生时钟3设置时钟组（4）查看报告（1）内部资源后缀L的这个单元中，会生成锁存器查看布线定位线路
云影点灯大师·2024-01-19 13:40

vue 如何合并两个 项目_Vue 项目中使用 webpack 将多个组件合并打包并实现按需加载...

使用Vue开发项目时，如果要使用其单文件组件特性，必然要使用webpack或者Browserify进行打包，对于大型应用，为了提升加载速度，可以使用webpack的codesplitting功能进行分割打包
weixin_39773239·2024-01-19 10:20

关于git错误：Git未能顺利结束(退出码 128)的解决办法

过程中可能会出现如图所示的错误：这里给出其中一种解决办法：这有可能是由于用户名以及密码与头歌平台不一致导致的问题，这里给出其中一个解决方案：首先在头歌平台->个人头像（鼠标指针放在头像上，无需点击）->我的开发项目中找到自己创建好的项目进入已创建好的项目
bikiiiiii·2024-01-19 08:10

【一万字干货】一篇给你讲清楚智慧城市——附送智慧系列开发项目合集

智慧城市的概念智慧城市（SmartCity）起源于传媒领域，是指利用各种信息技术或创新概念，将城市的系统和服务打通、集成，以提升资源运用的效率，优化城市管理和服务，以及改善市民生活质量。中国的智慧城市概念最初由住建部提出，随着智慧城市建设的广泛实践，对其认知也在不断深入与变化。2014年，国家发改委从数字化与技术角度认为:智慧城市是运用物联网、云计算、大数据、空间地理信息集成等新一代信息技术，促进
GIS前端嘉欣·2024-01-19 08:58

Visual Studio中使用NASM编译汇编文件

使用VisualStudio开发项目时，如果需要外联NASM汇编，可以使用VS中集成的功能进行设定，让它自动编译相应的汇编文件。
witton·2024-01-19 06:40

编程判断输入一个文件是否为可执行文件_【正点原子FPGA连载】第三章Linux C编程入门-领航者ZYNQ之linux开发指南...

&id=6061601087613）全套实验源码+手册+视频下载地址：http://www.openedv.com/docs/boards/fpga/zdyz_linhanz.html4）对正点原子FPGA
weixin_39976153·2024-01-19 02:33

如何解决ElementUI中的el-tab-pane组件使用v-show不生效的问题？

最近开发项目时，在el-tab-pane标签上使用v-show，即使v-show的值为false，el-tab的标签仍然展示。
前端玖耀里·2024-01-19 01:26

《RVfpga：理解计算机体系结构》3.0 版本更新上线

《RVfpga：理解计算机体系结构》3.0版本更新上线，扫码进入官网注册申请获取。
Imagination官方博客·2024-01-19 00:27

南京观海微电子----Verilog流水线设计——Pipeline

1.前言在工程师实际开发过程中，可能会经常遇到这样的需求：数据从数据源端不断地持续输入FPGA，FPGA需要对数据进行处理，最后将处理好的数据输出至客户端。在数据处理过程中，可能需要一系列的处理步骤。
9亿少女的噩梦·2024-01-18 22:33

Altium Designer简介以及下载安装

一、AltiumDesigner简介AltiumDesigner是一款功能强大的电子设计自动化（EDA）软件，用于设计和开发PrintedCircuitBoard（PCB）和FPGA（Field-ProgrammableGateArray
@daiwei·2024-01-18 21:45

基于Xilinx的Kintex-7系列XC7K325T的硬件加速卡

产品型号:B-PCIE-K7F5XILINX的Kintex-7系列FPGA处理器B-PCIE-K7F5是一款基于PCIExpress总线架构的高性能FPGA算法加速卡，该板卡采用Xilinx的高性能28nm7
打怪升级ing·2024-01-18 21:07

光纤数据转发卡学习资料保存：基于Xilinx Kintex-7 XC7K325T 的FMC/千兆以太网/SATA/四路光纤数据转发卡

基于XilinxKintex-7XC7K325T的FMC/千兆以太网/SATA/四路光纤数据转发卡一.板卡概述本板卡基于Xilinx公司的FPGAXC7K325T-2FFG900芯片，pin_to_pin
hexiaoyan827·2024-01-18 21:35

基于Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纤卡 光纤PCIe卡

基于XilinxKintex-7FPGAK7XC7K325TPCIeX8四路光纤卡一、板卡概述板卡主芯片采用Xilinx公司的XC7K325T-2FFG900FPGA，pin_to_pin兼容FPGAXC7K410T
hexiaoyan827·2024-01-18 21:35

基于Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纤卡226

基于XilinxKintex-7FPGAK7XC7K325TPCIeX8四路光纤卡正在上传…重新上传取消一、板卡概述板卡主芯片采用Xilinx公司的XC7K325T-2FFG900FPGA，pin_to_pin
hexiaoyan827·2024-01-18 21:35

基于Xilinx K7-410T的高速DAC之AD9129开发笔记（一）

引言：从本文开始，我们介绍下项目中设计的并行LVDS高速DAC接口设计，包括DAC与FPGA硬件接口设计、软件设计等。
FPGA技术实战·2024-01-18 21:34

提高Xilinx FPGA Flash下载速度

最近在编写完FPGA逻辑，成功生成.bin文件后，可以通过Vivado软件进行设置，提高烧写速度。操作如下：（1）布局布线完成后，点击OpenImplementation。
FPGA技术实战·2024-01-18 21:04

Xilinx FPGA DDR3设计（三）DDR3 IP核详解及读写测试

01.DDR3IP核概述7系列FPGADDR接口解决方案如图1所示。
FPGA技术实战·2024-01-18 21:04

SOM-TLK7是一款基于Xilinx Kintex-7系列FPGA自主研发的核心板

核心板简介基于XilinxKintex-7系列FPGA处理器；FPGA芯片型号为XC7K325T-2FFG676I，兼容XC7K160T/410T-2FFG676I，NORFLASH256Mbit，DDR3512M
Tronlong创龙·2024-01-18 21:34

创龙基于Xilinx Kintex-7系列高性价比FPGA开发板SFP+接口

处理器XilinxKintex-7系列FPGA处理器，芯片型号为XC7K325T-2FFG676I，兼容XC7K160T/410T-2FFG676I，高达326K逻辑单元，840个DSPSlice，硬件如下图
Tronlong_·2024-01-18 21:34

关于7系列FPGA LVDS和LVDS_25 I/O Bank兼容问题

说明：我们在设计外设和Xilinx7系列FPGA互联时，经常会用到LVDS接口。如何正确的保证器件之间的互联呢？本博文整理了Xilinx官方相关技术问答，希望能给开发者一些指导。
FPGA技术实战·2024-01-18 21:34

明德扬FPGA开发板XILINX-K7核心板Kintex7 XC7K325 410T工业级

MP5650核心板采用XILINX公司Kintex-7系列的XC7K325T-2FFG900I/XC7K410T-2FFG900I作为主控制器，核心板采用4个0.5mm间距120Pin镀金连接器与母板连接，核心板四个脚放置了4个3.5mm固定孔，此孔可以与底板通过螺丝紧固，确保了在强烈震动的环境下稳定运行。这款MP5650核心板能够方便用户对核心板的二次开发利用。核心板使用XILINX的KINTE
MDYFPGA·2024-01-18 21:03

基于Xilinx K7-410T的高速DAC之AD9129开发笔记（二）

本篇我们重点介绍下项目中FPGA与AD9129互联的原理图设计，包括LVDSIO接口设计、时钟电路以、供电设计以及PCB设计。
FPGA技术实战·2024-01-18 21:03

FPGA之 寄存器、触发器、锁存器

每个slice有8个存储元素，每个存储元素如下图所示：其中四个为DFF/LATCH,可以配置为边沿触发D型触发器或电平敏感锁存器输入上图。D输入可以通过AFFMUX,BFFMUX,CFFMUX或DFFMUX的LUT输出直接驱动,也可以通过AX,BX,CX或DX输入绕过函数发生器的BYPASSslice输入直接驱动。当配置为锁存器时，当CLK为低电平时，锁存器是透明的。另外四个为仅为DFF,它们只能
行者..................·2024-01-18 16:23

关于安卓进阶

目前已经掌握了大部分基础知识，有独立开发项目经验，但是代码不够简洁，不够高级。没有养成良好的代码规范，也没有清晰的项目架构。没有很多设计模式和mvp、mvvm的代码模式。
勤息嘻嘻嘻·2024-01-18 14:41

FPGA的电路结构概述

文章目录1.引言2.FPGA的一般结构2.1概要2.2FPGA三部分构成间的关系：3.小结1.引言结构决定原理。原理未必决定结构。理解FPGA结构，进而能阐明其工作原理很有必要。
中年阿甘·2024-01-18 13:48

【LabVIEW FPGA入门】FPGA中的数学运算

数值控件选板上的大部分数学函数都支持整数或定点数据类型，但是需要请注意，避免使用乘法、除法、倒数、平方根等函数，此类函数比较占用FPGA资源，且如果使用的是定点数据或单精度浮点数据仅适用于FPGA终端。
東方神山·2024-01-18 08:16
上一页 13 14 15 16 17 18 19 20 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他