E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA数字信号处理
【LabVIEW
FPGA
编程入门】使用
FPGA
IO进行编程
1.在项目中新建一个VI,命名为
FPGA
IOTest。2.可以直接将项目中的
FPGA
IO拖入程序框图中。
東方神山
·
2024-01-14 06:42
FPGA】
labview
LabVIEW
FPGA
【LabVIEW
FPGA
入门】没有CompactRIO时进行编程测试
1.新建一个空白项目。2.新建cRIO终端。要添加仿真的远程实时目标,请选择项目名称,右击并选择新建>>目标和设备(TargetsandDevices)。3.新建终端和设备,选一个cRIO型号接下来,当添加目标和设备窗口出现时,请选择新建目标或设备(NewtargetorDevice),你所能仿真创建的设备清单会显示出来。选择需要的目标类型并点击确定(ok)。新建的目标就应在已命名的项目浏览窗口中
東方神山
·
2024-01-14 06:42
FPGA】
labview
LabVIEW
FPGA
【LabVIEW
FPGA
入门】使用LabVIEW
FPGA
进行编程并进行编译
在本文中会进行一个简单的
FPGA
编程演示,这通常可以验证编译工具链是否正常使用。
東方神山
·
2024-01-14 06:41
FPGA】
labview
LabVIEW
FPGA
【INTEL(ALTERA)】使用Intel Agilex7 F-Tile PMA/FEC Direct PHY IP时钟域会出现时序违规行为?
说明由于英特尔®Quartus®PrimeProEdition软件22.4及更早版本中的IntelAgilex®7设备F-TilePMA/FECDirectPHY多速率英特尔®
FPGA
IP存在问题,您可能会在以下时钟传输上看到时序违规
神仙约架
·
2024-01-14 06:41
INTEL(ALTERA)
FPGA
fpga开发
PMA/FEC
Agilex7
FPGA
之初探
FPGA
的构成基本逻辑单元CLBCLB是
FPGA
的基本逻辑单元,一个CLB包括了2个Slices,所以知道Slices的数量就可以知道
FPGA
的“大概”逻辑资源容量了。
行者..................
·
2024-01-14 06:08
FPGA
fpga开发
超越GPU:TPU能成为接班人吗?
在我们开始深入探讨TPU之前,先了解一下两个重要的芯片技术,
FPGA
和ASIC。
萤火架构
·
2024-01-14 06:07
计算机基础
TPU
FPGA
ASIC
张量处理器
【学习】
FPGA
verilog 编程使用vscode,资源占用多 卡顿 卡死 内存占用多解决方案
问题描述
FPGA
verilog编程使用vscode,资源占用多卡顿卡死内存占用多解决方案。32G内存,动不动就暂用50%!!
神仙约架
·
2024-01-14 06:06
xilinx
fpga开发
学习
vscode
卡顿
ZYNQ开发(七)Linux开发之Petaliunx的设计流程(SD卡启动)
微信公众号上线,搜索公众号小灰灰的
FPGA
,关注可获取相关源码,定期更新有关
FPGA
的项目以及开源项目源码,包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等
小灰灰的FPGA
·
2024-01-14 06:55
ZYNQ
linux
fpga开发
运维
vivado 使用源文件
使用源文件概述源文件包括从AMDIP添加的设计源、知识产权(IP)源目录、RTL设计源、从系统添加的
数字信号处理
(DSP)源生成器工具和IP子系统,也称为块设计,由IP集成商创建AMDVivado的功能
cckkppll
·
2024-01-14 04:49
fpga开发
基于ZU19EG的100G-UDP解决方案
环境配置
FPGA
硬件:519-ZU19EG的4路100G光纤PCIe加上计算卡电脑:国产国鑫主板(双PCU):GooxiG2DA-BCPU:
[email protected]
内存:64GB操作系统
hexiaoyan827
·
2024-01-14 03:31
fpga开发
单片机
嵌入式硬件
【LabVIEW
FPGA
入门】LabVIEW
FPGA
实现I2S解码器
该示例演示了如何使用LabVIEW
FPGA
解码I²S信号。该代码可用于大多数支持高速数字输入的LabVIEW
FPGA
目标(例如R系列、CompactRIO)。
東方神山
·
2024-01-14 00:26
labview
LabVIEW
FPGA
CompactRIO
【LabVIEW
FPGA
入门】模拟输入和模拟输出
1.简单模拟输入和输出测试1.打开项目,在
FPGA
终端下面新建一个VI2.本示例以模拟输入卡和模拟输出卡同时举例。3.新建一个VI编写程序,同时将卡1的输出连接到卡2的输入使用物理连线。
東方神山
·
2024-01-14 00:53
FPGA】
labview
LabVIEW
FPGA
CompactRIO
学习FreeRTOS(二) - 任务创建
是的,在我之前碰到过的
数字信号处理
芯片(DS
飞行的俊哥
·
2024-01-13 23:57
嵌入式硬件
arm
linux
【LabVIEW
FPGA
入门】使用CompactRIO进行SPI和I2C通信
NI提供了SPIandI2CDriverAPI:下载SPIandI2CDriverAPI-NI该API使用
FPGA
数字I/O线与SPI或I2C设备进行通信。
東方神山
·
2024-01-13 23:13
FPGA】
labview
LabVIEW
FPGA
【LabVIEW
FPGA
入门】NI
FPGA
硬件实现RS-232、RS422、RS-485
可以在NI
FPGA
卡上实现RS-232,RS-422和RS-485协议。主要考虑因素是在实施RS-422或RS-485时如何处理信号的电压电平。
東方神山
·
2024-01-13 22:42
FPGA】
LabVIEW
FPGA
CompactRIO
【LabVIEW
FPGA
入门】使用数字IO卡进行正交编码器采集
示例程序演示了如何使用LabVIEW
FPGA
模块和CompactRIO硬件来估计正交编码器的速度和加速度。
東方神山
·
2024-01-13 22:42
FPGA】
labview
LabVIEW
FPGA
CompactRIO
【LabVIEW
FPGA
入门】LabVIEW
FPGA
实现SPI通信协议
该实现由两个组件组成:在LabVIEW
FPGA
中实现的SPI协议以及用于从主机PC或实时控制器与
FPGA
进行通信的LabVIEW主机接口。
東方神山
·
2024-01-13 22:08
FPGA】
labview
LabVIEW
FPGA
CompactRIO
Verilog语法——2.模块例化、运算符
参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写
FPGA
/ASIC代码设计流程中的应用】2模块例化、运算符2.1模块例化2.1.1什么是模块例化例化,即将项目不断拆分成次级功能模块
鸥梨菌Honevid
·
2024-01-13 22:19
FPGA
fpga开发
Verilog语法——4.Verilog工程模板、相应规范再强调
参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写
FPGA
/ASIC代码设计流程中的应用】4.Verilog工程模板、相应规范4.1Verilog工程模板4.1.1设计模块模板
鸥梨菌Honevid
·
2024-01-13 22:19
FPGA
fpga开发
Verilog语法——5.测试文件
参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写
FPGA
/ASIC代码设计流程中的应用】5.测试文件5.1认识测试文件(testbench)testbench是一种验证的手段
鸥梨菌Honevid
·
2024-01-13 22:19
FPGA
fpga开发
Verilog语法——3.模块设计实战
参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写
FPGA
/ASIC代码设计流程中的应用】3模块设计实战3.1简单模块设计3.1.1需要实现的简单模块示例3.1.2简单模块实现代码写法一
鸥梨菌Honevid
·
2024-01-13 22:15
FPGA
fpga开发
专业课145+合肥工业大学833信号分析与处理考研经验合工大电子信息通信
我所用的教材是郑君里的《信号与系统》(第三版)和高西全、丁玉美的《
数字信号处理
》(第四版),另外自己还看了祖师爷奥本海姆的信号和数字信号作为补充,课程直接参加了信息通信Jenny老师的,Jenny老师课程我个人还是非常推荐的
一个通信老学姐
·
2024-01-13 21:44
博睿泽信息通信考研论坛
博睿泽信息通信考研
考研
信号处理
信息与通信
经验分享
【XILINX】各系列
FPGA
的高速收发器速度及特点
概述xilinx收发器产品涵盖了当今高速协议的全部范围。GTH和GTY收发器提供要求严苛的光学互连所需的低抖动,并具有世界一流的自适应均衡功能以及困难的背板操作所需的PCS功能。Versal™ACAPGTY(32.75Gb/s):针对延迟和功耗进行了优化VersalACAPGTM(58Gb/s):针对最新的铜缆、背板和光纤接口进行了调整,支持PAM4和NRZVersalACAPGTM(112Gb/
神仙约架
·
2024-01-13 19:54
xilinx
fpga开发
xilinx
高速收发器
transceiver
GTH
GTY
GTM
CPU,MPU,MCU,SOC,SOPC联系与差别
CPU、MCU、MPU及DSP的区别CPU(CentralProcessingUnit,中央处理器)发展出来三个分枝,一个是DSP(DigitalSignalProcessing/Processor,
数字信号处理
weixin_30387663
·
2024-01-13 12:35
嵌入式
操作系统
车规级芯片之 MCU、MPU、DSP、
FPGA
、SOC
MCU(MicroControllerUnit,微控制器单元)和MPU(MicroProcessorUnit,微处理器单元)和DSP(DigitalSignalProcessing/Processor)
数字信号处理
器
scott198512
·
2024-01-13 12:34
汽车电子与电气架构
单片机
嵌入式硬件
MCU、MPU、SOC简介
MCU(MicroControllerUnit,微控制器单元)和MPU(MicroProcessorUnit,微处理器单元)和DSP(DigitalSignalProcessing/Processor)
数字信号处理
器
诊断协议那些事儿
·
2024-01-13 12:59
车载测试基础理论
单片机
嵌入式硬件
基于ZYNQ的千兆网项目(3)
基于ZYNQ的UDP实现项目简述UDP简述PL端设计PS端设计下板测试总结项目简述前面的文章讲解了TCP客户机与主机在ZYNQ上面的实现,其实说白了就是调用现成的API函数,这点与
FPGA
的设计其安全不同
朽月
·
2024-01-13 11:26
FPGA
Xilinx
FPGA开发
ZYNQ
VIVADO
FPGA
高端项目:纯verilog的 25G-UDP 高速协议栈,提供工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的以太网方案本协议栈的1G-UDP版本本协议栈的10G-UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTY--10GBASE-R*协议使用1G/2.5GEthernetPCS/PMAorSGMII使用25G-
9527华安
·
2024-01-13 11:55
FPGA
GT
高速接口
菜鸟FPGA以太网专题
fpga开发
5G
udp
verilog
网络通信
FPGA
高端项目:基于 SGMII 接口的 UDP 协议栈,提供2套工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的以太网方案本协议栈的1G-UDP版本本协议栈的10G-UDP版本本协议栈的25G-UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHY1G/2.5GEthernetPCS/PMAorSGMII使用MAC层AXI4-S
9527华安
·
2024-01-13 11:21
菜鸟FPGA以太网专题
fpga开发
udp
网络协议
SGMII
什么是数通技术?以太网交换机在数通技术中的精要
数通技术是指数字通信技术,它涵盖了
数字信号处理
、数据传输、网络通信等领域。通信工程师在数通技术中负责设计、建设和维护数字通信系统,以实现可靠、高效的信息传输。
光路科技
·
2024-01-13 10:05
网络
FPGA
难学在哪里,要如何学习?
对数字电路和逻辑设计有一定基础的话,入门
FPGA
可能相对容易一些。
宸极FPGA_IC
·
2024-01-13 10:58
fpga开发
fpga
嵌入式硬件
硬件工程
服务员呼叫器Verilog代码远程云端平台Quartus
名称:服务员呼叫器Verilog代码远程云端平台Quartus软件:Quartus语言:Verilog代码功能:1.设计内容和要求(包括设计内容、主要指标与技术参数)设计内容:基于
FPGA
的服务员呼叫器的设计
FPGA代码库
·
2024-01-13 04:28
fpga开发
vivado交通灯设计verilog代码ego1板红绿灯时间可修改
FPGA
代码Verilog/VHDL代码资源下载:www.hdlcode.com本代码已
FPGA代码库
·
2024-01-13 04:57
fpga开发
ego1
交通灯
vivado
verilog
1、使用AX301开发板实现流水灯
该程序实现的效果是,下载到
FPGA
开发板后,LED0到LED3以此点亮,KEY4作为复位按钮,若按下则复位(异步复位),四个LED灯先同时点亮,然后再从LED0开始逐次点亮。
Fainyounger
·
2024-01-13 04:27
FPGA
Verilog
FPGA
流水灯
Verilog
AX301
竞赛抢答器4路抢答器verilog,仿真视频、代码、AX301开发板
本代码已在AX301开发板验证,开发板资料:AX301开发手册.pdf
FPGA
代码资源下载网:hdlcode.
FPGA代码库
·
2024-01-13 04:27
fpga开发
编译开源软件vtr-verilog-to-routing遇到的一点问题
vtr-verilog-to-routing介绍Verilog-to-Routing(VTR)项目是一个全球性的合作项目,旨在提供一个开源框架,用于进行
FPGA
架构和CAD研究和开发。
从此不归路
·
2024-01-13 02:57
C++
EDA
FPGA
fpga开发
c++
阿里云 云服务器ECS类产品汇总,各云产品的产品简介及适用场景介绍
阿里云云服务器ECS类产品并不是只有云服务器和轻量应用服务器两种产品,还包括弹性裸金属服务器、GPU云服务器、专有宿主机、
FPGA
云服务器、VMware服务等产品和服务均属于云服务器ECS类云产品,本文为大家介绍一下哪些云产品属于云服务器
阿里云最新优惠和活动汇总
·
2024-01-13 01:57
3D scanner with DLPC3478
109fb20ee1f39e5212cd7a443a0286c5因数:分别率波长pattern速度DMD与DLPC匹配3Dscanner是结构光的概念走的Internalpattern,是DLPC内部提供图像给DMDExternalPattern,外部
FPGA
Kent Gu
·
2024-01-12 19:07
DLP
其他
Fpga
开发笔记(一):高云
FPGA
芯片介绍,入手开发板套件、核心板和底板介绍
article/details/135551179红胖子网络科技博文大全:开发技术集合(包含Qt实用技术、树莓派、三维、OpenCV、OpenGL、ffmpeg、OSG、单片机、软硬结合等等)持续更新中…
FPGA
长沙红胖子Qt软件开发
·
2024-01-12 16:52
fpga开发
fpga开发
FPGA
UDP协议栈:基于88E1111,支持RGMII、GMII、SGMII三种模式,提供3套工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的以太网方案本协议栈的1G-UDP版本本协议栈的10G-UDP版本本协议栈的25G-UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHYIDELAYE源语1G/2.5GEthernetPCS/PMAorSGMII使用M
9527华安
·
2024-01-12 15:31
菜鸟FPGA以太网专题
fpga开发
udp
网络协议
88E1111
SGMII
Microsemi Libero系列教程(全网首发)
MicrosemiSmartFusion系列
FPGA
简介SmartFusion系列ARM部分开发教程:SmartFusion从
FPGA
到ARM系列教程Microsemi
FPGA
开发工具安装包所有版本官方下载链接系列教程
whik1194
·
2024-01-12 11:35
Microsemi
Libero
SoC系列教程
Microsemi
FPGA
Libero
Libero
SoC
Verilog
7 Series
FPGA
s Transceivers Wizard(3.6) ip核接收数据正确性判断
详见7Series
FPGA
sTransceiversWizard(3.6)datasheetP321.
yundanfengqing_nuc
·
2024-01-12 09:20
tcp/ip
网络
网络协议
zynq7010/zynq7020系列
FPGA
的输入输出延时、建立保持时间(setup/hold)
zynq7010/zynq7020系列
FPGA
的输入输出延时、建立保持时间(setup/hold)——zynq7000系列的建立保持时间需要从其开关特性手册中查询,本文参考了ds187手册中的相关内容,
大功率灯泡
·
2024-01-12 09:19
FGPA
fpga开发
zynq7000建立保持时间
setup
time
hold
time
关于基于Lattice Crosslink-NX系列
FPGA
用于图像采集、桥接和处理的应用总结分享
作者:Hello,PandaLatticeCrosslink-NX系列
FPGA
的定位仍然还是主要面向接口桥接类的应用,虽然它的逻辑已经到了39K的规模,但其处理能力仍然偏弱,特别是存在以下几个很大的短板
_Hello_Panda_
·
2024-01-12 09:47
Lattice随笔
fpga开发
Crosslink-NX
LIFCL-40
视频桥接
图像处理
Zynq 电源
PS系统部分的电源和PL逻辑部分的电源都有上电顺序,不正常的上电顺序可能会导致ARM系统和
FPGA
系统无法正常工作。PS部分的电源有VCCPINT、VCCPAUX、VCCPLL和PSVCCO。
乾 乾
·
2024-01-12 09:16
fpga开发
008-关于
FPGA
/ZYNQ直接处理图像传感器数据输出的若干笔记(裸板采集思路)
文章目录前言一、图像传感器厂商二、图像传感器的参数解析三、图像传感器中的全局曝光和卷帘曝光四、处理传感器图像数据流程1.研究当前图像传感器输出格式2.
FPGA
处理图像数据总结前言最近也是未来需要考虑做的一件事情是
技术小董
·
2024-01-12 09:15
ZYNQ/FPGA实战合集
fpga开发
笔记
数码相机
在Vivado下利用Tcl实现IP的高效管理
一种是创建
FPGA
工程之后,在当前工程中选中IPCatalog,生成所需IP,这时相应的IP会被自动添加到当前工程中;另一种是利用ManageIP,创建独立的IP工程,缺省情况下,IP工程的名字为magaged_ip
斐非韭
·
2024-01-12 09:15
tcp/ip
fpga开发
网络协议
数字信号处理
实验---LSI系统的分析 Matlab代码
1.试用Matlab计算其幅频特性和相频特性,并绘图。代码:n=0:10;%定义采样点nw=[0:1:500]*2*pi/500;%[0,pi]轴被分成1002个点x1=power(0.9*exp(1i*pi/3),n);%定义输入序列x2=exp(-1i*n);%定义一个系统的冲激响应x=zeros(1,length(w));%定义空数组存储系统的频域响应fori=1:length(x1)x=x
篱笆外的xixi
·
2024-01-12 09:43
数字信号处理---matlab
信号处理
matlab
java
python
信息与通信
数字信号处理
中各种系统、频响、收敛域
目录一、各种系统1、因果系统2、稳定系统3、有记忆系统&无记忆系统4、线性系统5、时不变系统(移不变系统)二、收敛域与因果性的关系三、收敛域与稳定性的关系四、零极点和频率响应的关系五、最小相位系统1、什么是最小相位系统?2、FIR、IIR的最小相位系统3、特点六、全通系统1、什么是全通系统?一、各种系统1、因果系统输出不发生在输入之前,即n<0时h(n)=0(1)线性时不变系统是因果系统的充要条件
篱笆外的xixi
·
2024-01-12 09:42
数字信号处理---matlab
算法
信息与通信
信号处理
笔记
一篇文章帮你梳理 FT 、FS、 DTFT、 DFS、 DFT
博主最近在复习
数字信号处理
,发现几个概念类的知识点属实有点迷糊,相信也有不少小伙伴发愁,今天一篇文章带大家梳理一下数字信号系统中FT、FS、DTFT、DFS、DFT都是些啥玩应,他们的含义区别联系作用都是什么
篱笆外的xixi
·
2024-01-12 09:42
数字信号处理---matlab
信号处理
信息与通信
学习方法
笔记
上一页
10
11
12
13
14
15
16
17
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他