FPGA时序

【XILINX】Vivado 生成msc文件出现[Writecfgmem 68-4] Bitstream at address 0x00000000 has size 84989156 bytes

Bitstreamataddress0x00000000hassize84989156byteswhichcannotfitinmemoryofsize8388608bytes.MCS和Bit文件BIT-->JTAG-->FPGA
神仙约架·2024-01-16 12:10

【INTEL（ALTERA）】Quartus无法为 F-Tile PMA/FEC Direct PHY 英特尔® FPGA IP启用锁定至参考 （LTR） 模式在，怎么办

说明由于英特尔®Quartus®PrimeProEdition软件23.1及更早版本存在问题，无法为F-TilePMA/FECDirectPHY英特尔®FPGAIP启用锁定至参考（LTR）模式。
神仙约架·2024-01-16 12:40

【FPGA & Modsim】数字频率计

moduleflag(clk,rst_n,cnt);inputclk;inputrst_n;output[2:0]cnt;reg[31:0]count;reg[2:0]cnt;always@(posedgeclkornegedgerst_n)beginif(~rst_n)begincount=32'd24999)begincnt=3'd6)begincnt==1'b1)beginbcd_valid
去追远风·2024-01-16 12:10

【INTEL（ALTERA）】错误 （19021）：相同的文件名 xx 用于不同的 IP 文件。同一个名称不能用于多个 IP 文件。

说明由于在英特尔®Quartus®PrimeProEdition软件版本22.3上运行CVP设计时出现问题，使用IP升级工具自动更新复位释放英特尔®FPGAIP可能会导致同一IP的.qip和.ip文件包含在英特尔
神仙约架·2024-01-16 12:36

Zynq7020 使用 Video Processing Subsystem 实现图像缩放

1、前言没玩过图像缩放都不好意思说自己玩儿过FPGA，这是CSDN某大佬说过的一句话，鄙人深信不疑。。。
攻城狮Wayne·2024-01-16 12:17

NLP 学习资源

|自然语言处理应用|自然语言处理经典任务|学习自然语言处理技术数据结构与算法基础|时间复杂度、空间复杂度|斐波那契数列的时间和空间复杂度|动态规划算法|经典的DP问题|练习：DP问题的代码解法|专题：时序分析中的
红烧肉_2121·2024-01-16 11:10

【MATLAB】SVMD_LSTM神经网络时序预测算法

有意向获取代码，请转文末观看代码获取方式~也可转原文链接获取~1基本定义SVMD-LSTM神经网络时序预测算法是一种结合了单变量经验模态分解（SingularValueDecomposition，SVD
Lwcah·2024-01-16 11:22

【MATLAB】tvf_emd_LSTM神经网络时序预测算法

有意向获取代码，请转文末观看代码获取方式~也可转原文链接获取~1基本定义TVF-EMD-LSTM神经网络时序预测算法是一种结合了变分模态分解（VariationalModeDecomposition，VMD
Lwcah·2024-01-16 11:51

FPGA时序分析实例篇(上)------逻辑重组和DSP资源合理利用

声明：本文章转载自FPGA开源工坊，作者xiaotudou在开始之前，有个预备知识：当时序不满足下列给出的图的要求时，STA分析(静态时序分析)会报错，在低频时可能忽略不计可以正常运行，但是频率上去之后很有可能会导致电路功能的错误
芯想是陈·2024-01-16 10:40

FPGA时序分析实例篇(下)------底层资源刨析之FDCE和Carry进位链的合理利用

声明：本文章部分转载自傅里叶的猫，作者猫叔本文章部分转载自FPGA探索者，作者肉娃娃本文以Xilinx7系列FPGA底层资源为例。
芯想是陈·2024-01-16 10:40

FPGA节省资源篇------正确处理设计优先级

本文将介绍一种FPGA设计技术，该技术可以改变FPGA设计的规模大小和使用性能。单级逻辑你可以在Xilinx的FPGA中使用可配置逻辑块CLB中的查找表LUT和触发器DFF来实现简单的
芯想是陈·2024-01-16 10:40

基于FPGA的UART多字节环回实验verilog代码(含帧头帧尾和解码部分)

带仿真工程，数据帧格式如下图：发送数据为：aaff03000E03B186100040011100000000000000110000000000111155CC效果如图：仿真效果图：参考以下文章和视频：FPGA
芯想是陈·2024-01-16 10:10

Verilog语法——6.测试文件使用for和random语句进行赋值

参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】6.测试文件使用for和random语句进行赋值6.1for语句的使用题目要求：涉及到
鸥梨菌Honevid·2024-01-16 10:09

FPGA引脚 & Bank认知--FPGA 选型的一些常识

关键字HPI/OBanks,HighperformanceTheHPI/Obanksaredeisgnedtomeettheperformancerequirementsofhigh-speedmemoryandotherchip-to-chipinterfacewithvoltagesupto1.8V.HRI/OBanks,HighRangeTheHRI/Obanksaredesignedtos
Kent Gu·2024-01-16 10:09

【FPGA & Modsim】数字时钟

实验题目：数字时钟设计实验目的：掌握数字时钟的工作原理；掌握使用数字逻辑设计集成开发环境分模块设计数字时钟的方法。实验内容：1、创建一个数字时钟工程，使用六位数码管实时显示时/分/秒。3、时钟应具有稳定的计时功能，能够连续运行并准确显示时间。实验步骤：1、明确实验要求，确定系统功能，设计整体方案。2、按照实现功能将数字时钟设计系统划分为时钟基准、显示驱动、按键控制等模块。3、使用VerilogHD
去追远风·2024-01-16 10:39

【FPGA & Modsim】序列检测

实验题目：序列检测器设计实验目的：掌握应用数字逻辑设计集成开发环境进行序列检测器设计的方法；掌握时序逻辑电路设计的过程。实验内容：1、设计一个序列检测器，用于检测输入数据中的特定序列“10010”。
去追远风·2024-01-16 10:39

【FPGA & Verilog】4bitBCD码加法器+7段数码管

顶层文件：moduleadd_bcd(input[9:0]I_1,input[9:0]I_0,inputclk,inputrst_n,output[7:0]seg,output[7:0]value,outputselect,output[3:0]encode_1,output[3:0]encode_0,output[3:0]high_bit,output[3:0]low_bit);assignva
去追远风·2024-01-16 10:09

数字前端/FPGA设计——握手与反压问题

声明：本文来自0431大小回前言：在芯片设计或者FPGA设计过程中，流水设计是经常用到的，但是考虑数据安全性，需要与前后级模块进行握手通信，这时候就需要对流水数据进行反压处理，本文将具体介绍握手与反压。
芯想是陈·2024-01-16 10:38

GEE APP——基于PFI纯净森林指数的CCDC-SMA算法的长时序森林监测APP

简介森林生态系统的碳排放受到破碎化加速和边缘效应的极大影响。要了解这些影响，就必须准确监测破碎化森林景观的变化。然而，这些变化通常强度低、尺度小，因此很难使用中等空间分辨率的卫星图像（如Landsat）来检测。为了应对这一挑战，本研究开发了纯林指数（PFI），该指数结合使用了现有的植被指数（VI）和光谱混合分析（SMA），以更有效地检测和描述森林对观测到的像素光谱响应的贡献。利用连续变化检测和分类
此星光明·2024-01-16 09:57

时空联合3D降噪算法

声明：以下文章转载自疯狂的FPGA，作者CrazyFPGA1为什么要降噪？
芯想是陈·2024-01-16 08:25

【STM32】STM32学习笔记-I2C通信协议(31)

00.目录文章目录00.目录01.I2C简介02.I2C主要特点03.I2C硬件电路04.I2C时序基本单元05.I2C时序波形图06.附录01.I2C简介I2C(Inter－IntegratedCircuit
Print World·2024-01-16 08:28

通用外设-W25Q64

前言一、SPI通信二、W25Q64基初时序1.各种命令代码2.代码1.写使能指令2.读取芯片是否忙碌状态并等待3.写入数据4.擦除函数操作5.读取代码三.验证四.擦除说明总结前言在单片机中一般32KFLASH
2301_80596293·2024-01-16 07:56

【MATLAB】 HANTS滤波算法

该算法在进行影像重构时，充分考虑了植被生长周期性和数据本身的双重特点，能够用代表不同生长周期的植被频率曲线重新构建时序NDVI影像，真实反映植被的周期性变化规律。HANTS滤波算法
Lwcah·2024-01-16 07:35

仿真验证方法（1）——动态验证

（功能）时序及其相关性能指标是否正确？（时序、速度、噪声）是否完全符合物理设计规则？（工艺）功耗、可测性、可靠性、可制造性是否满足要求？
apple_ttt·2024-01-16 04:11

海豚²来了丨DolphinDB 集成 DolphinScheduler，任务调度更轻松

DolphinDB是一款高性能时序数据库。
DolphinScheduler社区·2024-01-16 03:46

多维时序 | Matlab实现GRO-CNN-LSTM-Attention淘金算法优化卷积神经网络-长短期记忆网络结合注意力机制多变量时间序列预测

多维时序|Matlab实现GRO-CNN-LSTM-Attention淘金算法优化卷积神经网络-长短期记忆网络结合注意力机制多变量时间序列预测目录多维时序|Matlab实现GRO-CNN-LSTM-Attention
机器学习之心·2024-01-16 02:10

FPGA之LUT

由于FPGA需要被反复烧写,它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成,而只能采用一种易于反复配置的结构。
行者..................·2024-01-16 01:04

matlab|基于VMD-SSA-LSTM的多维时序光伏功率预测

主要内容之前分享了预测的程序基于LSTM的负荷和可再生能源出力预测【核心部分复现】，该程序预测效果比较好，并且结构比较清晰，但是仍然有同学咨询混合算法的预测，本次分享基于VMD-SSA-LSTM的多维时序光伏功率预测
科研工作站·2024-01-16 01:56

基于STM32交通红绿灯的论文

系统能够根据实际交通流量自动调整红绿灯时序，同时具备远程监控、故障报警及紧急优先通行等功能。研究内容包括硬件结构设计、软件程序开发以及系统性能评估。
科创工作室li·2024-01-16 01:18

FPGA开发设计

一、概述FPGA是可编程逻辑器件的一种，本质上是一种高密度可编程逻辑器件。FPGA的灵活性高、开发周期短、并行性高、具备可重构特性，是一种广泛应用的半定制电路。
KGback·2024-01-16 00:27

DS18B20的时序操作

目录1.DS18B20的时序操作1.1复位1.2检查1.3按字节写入1.4按位读取1.5按字节读取2.DS18B20的温度读取3.DS18B20的温度数据结构1.DS18B20的时序操作DS18B20参考连接图
LuDvei·2024-01-15 21:14

FPGA在工业缺陷检测上的应用实践

目录1.背景2.现状3.FPGA在工业缺陷检测中的优势4.FPGA在工业缺陷检测中的应用实践5.主流的检测算法6.工业缺陷检测及应用场景7.FPGA在工业缺陷检测中的未来发展趋势8.方法9.未来发展方向注意
SteveRocket·2024-01-15 19:20

快速入门系列--AXI总线协议

最近想写一篇关于ZYNQ快速入门的文章，而由于ZYNQ的精髓实质上是如何建立ARM和FPGA之间的联系，所以准备先写一篇关于AXI协议快速入门的文章来打一下基础，也是顺便让我回忆一下AXI协议。
小林家的龙小年·2024-01-15 17:10

快速入门系列--FPGA中的时序分析与约束

一、前言时序分析，是所有的FPGA工程师在成长过程中都绕不开的技术，由于在一开始我们学FPGA的时候设计的系统都是低速简单的，所以就使得时序分析看起来好像并没有卵用，我不学我的系统照样可以跑起来啊，于是慢慢忽视了这一部分的学习
小林家的龙小年·2024-01-15 17:39

FPGA中的乒乓操作思想

乒乓操作的思想乒乓操作主要是为了处理，输入时钟和输出时钟不匹配的问题，也可以算跨时钟处理对于乒乓操作我主要参考了野火的文档，以及下面这篇文章彻底弄懂乒乓操作与并行化_快，快去救列宁！的博客-CSDN博客_乒乓buffer下面开始进入正文比如假如我现在要处理一系列的数据，数据的输入时钟是100M，但是输出数据的时钟受外部的设备限制，只能有50M时钟，那么也就是说，在相同的时间内，输入了100个数据，
小林家的龙小年·2024-01-15 17:09

quartus时序逻辑的开始

时序逻辑的开始时序逻辑的开始时序逻辑的开始时序逻辑和组合逻辑（D触发器仿真）阻塞赋值与非阻塞赋值计数器时序逻辑和组合逻辑（D触发器仿真）1、定义组合逻辑有一个最大的缺陷就是存在竞争冒险(很危险，使电路处于一个不稳定的状态
今天画板子了没·2024-01-15 17:37

FPGA流水线除法器（Verilog）原理及实现

FPGA流水线除法器（Verilog）原理及实现流水线除法器原理  除法器的计算过程如下图所示。计算步骤假设数值的位宽为N。
锅巴不加盐·2024-01-15 17:07

FPGA, CPU, GPU, ASIC区别，FPGA为何这么牛

一、为什么使用FPGA？众所周知，通用处理器（CPU）的摩尔定律已入暮年，而机器学习和Web服务的规模却在指数级增长。
自恋的情剩·2024-01-15 16:38

《风入松·小雪日感怀》（词林正韵·晏几道体）

时序频摧人老，功名总剪毛稀。图片发自App
银石粉中_光辉·2024-01-15 14:54

通过生成mcs、bin文件将程序固化到FPGA

通过将程序固化到FPGA，可以做到断电不丢失程序，上电之后就自动启动程序的作用，整个固化步骤主要分为3步，一是修改约束文件，二是生成mcs或bin文件，三是将程序固化到开发板flash1.修改约束文件生成固化文件之前
EfunStudy·2024-01-15 14:00

时序分解 | Matlab实现SMA-CEEMDAN利用黏菌优化算法优化CEEMDAN时间序列信号分解

时序分解|Matlab实现SMA-CEEMDAN利用黏菌优化算法优化CEEMDAN时间序列信号分解目录时序分解|Matlab实现SMA-CEEMDAN利用黏菌优化算法优化CEEMDAN时间序列信号分解效果一览基本介绍程序设计参考资料效果一览基本介绍
机器学习之心·2024-01-15 12:53

多特征变量序列预测(三)——CNN-Transformer风速预测模型

Pytorch的CNN-Transformer预测模型2.1定义CNN-Transformer预测模型2.2设置参数，训练模型3模型评估与可视化3.1结果可视化3.2模型评估代码、数据如下：往期精彩内容：时序预测
建模先锋·2024-01-15 10:05

坤卦

阴柔的极是阳刚，坤卦中六爻的时序发展：初六：履霜，坚冰至。六二：直、方、大；不习，无不利。六三：含章，可贞。或从王事，无成有终。六四：括囊，无咎无誉。六五：
patty_nina·2024-01-15 07:37

时序预测 | GJO-VMD-LSTM金豺-变分模态分解-长短期记忆网络时间序列预测Matlab实现

✅作者简介：热爱科研的Matlab仿真开发者，修心和技术同步精进，代码获取、论文复现及科研仿真合作可私信。个人主页：Matlab科研工作室个人信条：格物致知。更多Matlab完整代码及仿真定制内容点击智能优化算法神经网络预测雷达通信无线传感器电力系统信号处理图像处理路径规划元胞自动机无人机内容介绍摘要风电作为一种清洁可再生能源，在全球能源结构中发挥着越来越重要的作用。然而，风电具有随机性和波动性，
机器学习之芯·2024-01-15 07:09

时序预测|基于变模态分解结合VMD-ARIMA实现时间序列数据预测

更多Matlab完整代码及仿真定制内容点击智能优化算法神经网络预测雷达通信无线传感器电力系统信号处理图像处理路径规划元胞自动机无人机内容介绍近年来，随着数据科学和人工智能技术的迅猛发展，时序预测在各个领域中变得越来越重要
Matlab科研辅导帮·2024-01-15 07:09

GJO-VMD-LSTM时序预测 | Matlab实现金豺-变分模态分解-长短期记忆网络时间序列预测

✅作者简介：热爱科研的Matlab仿真开发者，修心和技术同步精进，代码获取、论文复现及科研仿真合作可私信。个人主页：Matlab科研工作室个人信条：格物致知。更多Matlab完整代码及仿真定制内容点击智能优化算法神经网络预测雷达通信无线传感器电力系统信号处理图像处理路径规划元胞自动机无人机内容介绍摘要风电作为一种清洁可再生能源，在全球能源结构中发挥着越来越重要的作用。然而，风电具有随机性和波动性，
前程算法matlab屋·2024-01-15 07:06

influxdb时序数据库修改数据保存时间

docker安装的时序数据库使用方式1、portainer的web端进入时序数据库命令行（或者docker命令进入时序数据库容器内部）influx-usernameadmin-password'123456'2
crud-boy·2024-01-15 06:28

终于明白六大类UML类图关系了

而UML图分为用例图、类图、对象图、状态图、活动图、时序图、协作图、构件图、部署图等9种图。在面向对象语言中，我们经常看到有用UML类图去表示各种接口和类之间关系的。
烟雨星空·2024-01-15 05:44

FPGA概述

文章目录1.什么是FPGA2.学习FPGA有什么用3.学习FPGA需要何种先决条件1.什么是FPGA这个问题太low了，身处数字时代，从事电子信息行业，居然不知道FPGA？岂非笑谈？
中年阿甘·2024-01-15 05:28

【NI国产替代】USB‑7846 Kintex-7 160T FPGA，500 kS/s多功能可重配置I/O设备

Kintex-7160TFPGA，500kS/s多功能可重配置I/O设备USB‑7846具有用户可编程FPGA，可用于高性能板载处理和对I/O信号进行直接控制，以确保系统定时和同步的完全灵活性。
深圳信迈科技DSP+ARM+FPGA·2024-01-15 02:32
上一页 18 19 20 21 22 23 24 25 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他