FPGA时序

基于灰狼优化算法-混合核极限学习机 GWO-HKELM单变量时序预测 (单输入单输出)

部分源码参考资料效果一览文章概述基于灰狼优化算法-混合核极限学习机GWO-HKELM单变量时序预测(单输入单输出)MATLAB代码程序已调试好，无需更改代码替换数据直接使用!!!
前程算法屋·2024-01-14 01:01

基于混合改进的鲸鱼优化算法-核极限学习机 GSWOA-KELM多变量时序预测 (多输入单输出)

部分源码参考资料效果一览文章概述基于混合改进的鲸鱼优化算法核极限学习机GSWOA-KELM多变量时序预测(多输入单输出)Matlab代码WOA改进点如下:1.在鲸鱼位置更新公式中加入自适应权重，动态调节最优位置的影响力
前程算法屋·2024-01-14 01:59

【LabVIEW FPGA入门】LabVIEW FPGA实现I2S解码器

该示例演示了如何使用LabVIEWFPGA解码I²S信号。该代码可用于大多数支持高速数字输入的LabVIEWFPGA目标（例如R系列、CompactRIO）。
東方神山·2024-01-14 00:26

【LabVIEW FPGA入门】模拟输入和模拟输出

1.简单模拟输入和输出测试1.打开项目，在FPGA终端下面新建一个VI2.本示例以模拟输入卡和模拟输出卡同时举例。3.新建一个VI编写程序，同时将卡1的输出连接到卡2的输入使用物理连线。
東方神山·2024-01-14 00:53

仿真验证方法（2）——静态验证

一、静态验证1.1概述在之前的文章中，我们介绍了动态仿真，但是动态仿真用于百万门以上电路时所需时间极长，而且其功能覆盖率取决于所设计的输入激励向量，很难达到100%，因此静态时序分析和等效性检查这样的静态验证是必须的
apple_ttt·2024-01-13 23:10

数字逻辑复习

目录必备材料第一章基本知识第二章逻辑代数基础第三章集成门电路与触发器同步时序逻辑电路分析同步时序逻辑电路设计必备材料考试都是正逻辑电路：高电平表示逻辑1，低电平表示逻辑0。
万福泉源·2024-01-13 23:32

【LabVIEW FPGA入门】使用CompactRIO进行SPI和I2C通信

NI提供了SPIandI2CDriverAPI：下载SPIandI2CDriverAPI-NI该API使用FPGA数字I/O线与SPI或I2C设备进行通信。
東方神山·2024-01-13 23:13

【LabVIEW FPGA入门】NI FPGA 硬件实现RS-232、RS422、RS-485

可以在NIFPGA卡上实现RS-232，RS-422和RS-485协议。主要考虑因素是在实施RS-422或RS-485时如何处理信号的电压电平。
東方神山·2024-01-13 22:42

【LabVIEW FPGA入门】使用数字IO卡进行正交编码器采集

示例程序演示了如何使用LabVIEWFPGA模块和CompactRIO硬件来估计正交编码器的速度和加速度。
東方神山·2024-01-13 22:42

【LabVIEW FPGA入门】LabVIEW FPGA 实现SPI通信协议

该实现由两个组件组成：在LabVIEWFPGA中实现的SPI协议以及用于从主机PC或实时控制器与FPGA进行通信的LabVIEW主机接口。
東方神山·2024-01-13 22:08

Verilog语法——2.模块例化、运算符

参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】2模块例化、运算符2.1模块例化2.1.1什么是模块例化例化，即将项目不断拆分成次级功能模块
鸥梨菌Honevid·2024-01-13 22:19

Verilog语法——4.Verilog工程模板、相应规范再强调

参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】4.Verilog工程模板、相应规范4.1Verilog工程模板4.1.1设计模块模板
鸥梨菌Honevid·2024-01-13 22:19

Verilog语法——5.测试文件

参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】5.测试文件5.1认识测试文件（testbench）testbench是一种验证的手段
鸥梨菌Honevid·2024-01-13 22:19

多维时序 | Matlab实现GRO-CNN-BiLSTM-Attention淘金算法优化卷积神经网络-双向长短期记忆网络结合注意力机制多变量时间序列预测

多维时序|Matlab实现GRO-CNN-BiLSTM-Attention淘金算法优化卷积神经网络-双向长短期记忆网络结合注意力机制多变量时间序列预测目录多维时序|Matlab实现GRO-CNN-BiLSTM-Attention
机器学习之心·2024-01-13 22:47

Verilog语法——3.模块设计实战

参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】3模块设计实战3.1简单模块设计3.1.1需要实现的简单模块示例3.1.2简单模块实现代码写法一
鸥梨菌Honevid·2024-01-13 22:15

win10 安装配置 Rust 环境和简单使用

不仅连续七年获得StackOverflow最受开发者喜爱的语言榜榜首，也在越来越多知名公司内部使用，比如：字节跳动和华为内部大量使用Rust、GitHub用Rust重写代码搜索引擎、蚂蚁金服用Rust重写时序数据库等等
JohnsonXin·2024-01-13 20:37

中科院一区!未发表:KOA-CNN-LSTM-Attention开普勒优化卷积、长短期记忆网络融合注意力机制的多变量回归预测程序

同样的，我们利用该新鲜出炉的算法对我们的CNN-LSTM-Attention时序和空间特征结合-融合注意力机制的回归预测程序代码中的超参数进行优化，构成KOA-CNN-LSTM-Att
预测及优化·2024-01-13 20:57

2023中科院1区算法应用：雪消融优化SAO-CNN-BiGRU-Attention融合注意力机制预测程序代码！直接运行！

我们利用SAO对我们的CNN-BiGRU-SelfAttention时序和空间特征结合-融合多头自注意力机
预测及优化·2024-01-13 20:27

【XILINX】各系列FPGA的高速收发器速度及特点

概述xilinx收发器产品涵盖了当今高速协议的全部范围。GTH和GTY收发器提供要求严苛的光学互连所需的低抖动，并具有世界一流的自适应均衡功能以及困难的背板操作所需的PCS功能。Versal™ACAPGTY(32.75Gb/s)：针对延迟和功耗进行了优化VersalACAPGTM(58Gb/s)：针对最新的铜缆、背板和光纤接口进行了调整，支持PAM4和NRZVersalACAPGTM(112Gb/
神仙约架·2024-01-13 19:54

【spring源码分析】@Conditional的使用以及分析

@Conditional@Conditional一、基本信息二、注解描述三、注解源码四、主要功能五、最佳实践在@Bean上使用在@Configuration上使用自定义组合注解六、时序图七、源码分析八、
吴巴格·2024-01-13 17:24

【spring源码分析】@Autowired的使用以及分析

@Autowired@Autowired一、基本信息二、注解描述三、接口源码四、主要功能五、最佳实践六、时序图七、源码分析前置条件收集阶段注入阶段八、注意事项九、总结最佳实践总结源码分析总结一、基本信息转载自
吴巴格·2024-01-13 17:54

【spring源码分析】@ComponentScan的使用以及分析

@ComponentScan@ComponentScan一、基本信息二、注解描述三、注解源码四、主要功能五、最佳实践六、时序图七、源码分析八、注意事项九、总结最佳实践总结源码分析总结一、基本信息转载自github
吴巴格·2024-01-13 17:19

NAND系统性能提升常见方案

随着NAND的发展，针对NAND系统性能提升，业内目前主要的做法有以下几种方案：1.提升总线频率和优化AC时序：提高NAND闪存接口的工作频率可以显著加快数据传输速度。
古猫先生·2024-01-13 16:25

车规级芯片之 MCU、MPU、DSP、FPGA、SOC

1.概述随着处理器技术的不断发展，CPU(CentralProcessingUnit)的发展逐渐出现三种分支，分别是MCU(MicroControllerUnit，微控制器单元)和MPU（MicroProcessorUnit，微处理器单元）和DSP(DigitalSignalProcessing/Processor)数字信号处理器。MCU在应用中比较常见的就是ST的芯片，比如STM32，就是通常所
scott198512·2024-01-13 12:34

【MATLAB】MVMD_LSTM神经网络时序预测算法

有意向获取代码，请转文末观看代码获取方式~也可转原文链接获取~1基本定义MVMD-LSTM神经网络时序预测算法是一种结合了多变量经验模态分解（MultivariateMultiscaleDecomposition
Lwcah·2024-01-13 12:51

【MATLAB】REMD_LSTM神经网络时序预测算法

有意向获取代码，请转文末观看代码获取方式~也可转原文链接获取~1基本定义REMD-LSTM神经网络时序预测算法是一种结合了REMD（ReservoirEnhancedMulti-scaleDeepLearning
Lwcah·2024-01-13 12:17

基于ZYNQ的千兆网项目(3)

基于ZYNQ的UDP实现项目简述UDP简述PL端设计PS端设计下板测试总结项目简述前面的文章讲解了TCP客户机与主机在ZYNQ上面的实现，其实说白了就是调用现成的API函数，这点与FPGA的设计其安全不同
朽月·2024-01-13 11:26

FPGA高端项目：纯verilog的 25G-UDP 高速协议栈，提供工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的以太网方案本协议栈的1G-UDP版本本协议栈的10G-UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTY--10GBASE-R*协议使用1G/2.5GEthernetPCS/PMAorSGMII使用25G-
9527华安·2024-01-13 11:55

FPGA 高端项目：基于 SGMII 接口的 UDP 协议栈，提供2套工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的以太网方案本协议栈的1G-UDP版本本协议栈的10G-UDP版本本协议栈的25G-UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHY1G/2.5GEthernetPCS/PMAorSGMII使用MAC层AXI4-S
9527华安·2024-01-13 11:21

为什么要用时序数据库，influxDB 和 VictoriaMetrics 谁才是王者？

在数据库领域有一种数据库叫做时序数据库，那么相比于传统的关系数据库这种数据库有什么特点呢？首先我们需要了解一下什么是时序数据，以及它有什么特点？什么是时序数据？
surfirst·2024-01-13 10:08

FPGA难学在哪里，要如何学习？

对数字电路和逻辑设计有一定基础的话，入门FPGA可能相对容易一些。
宸极FPGA_IC·2024-01-13 10:58

2023 IoTDB Summit：天谋科技产品负责人赵馨逸《利其器：如何用 IoTDB 可视化控制台实现高效管理与运维》...

本次峰会汇集了超20位大咖嘉宾带来工业互联网行业、技术、应用方向的精彩议题，多位学术泰斗、企业代表、开发者，深度分享了工业物联网时序数据库IoTDB的技术创新、应用效果，与各行业标杆用户的落地实践、解决方案
Apache IoTDB·2024-01-13 08:26

SCI一区级 | Matlab实现RIME-CNN-BiLSTM-Mutilhead-Attention多变量多步时序预测

SCI一区级|Matlab实现RIME-CNN-BiLSTM-Mutilhead-Attention多变量多步时序预测目录SCI一区级|Matlab实现RIME-CNN-BiLSTM-Mutilhead-Attention
机器学习之心·2024-01-13 07:32

研发日记，Matlab/Simulink避坑指南(三)——向上取整Bug

文章目录前言背景问题排查解决总结前言见《研发日记，Matlab/Simulink避坑指南（一）——DataStoreMemory模块执行时序Bug》见《研发日记，Matlab/Simulink避坑指南(
Mr.Cssust·2024-01-13 06:24

MC-4/11/03/400步进电机驱动器的主要驱动方式有哪些？

步进驱动器的原理是采用单极性直流电源供电，只要对步进电机的各相绕组按合适的时序通电，就能使步进电机步进转动。步
DCS17750010683·2024-01-13 05:21

服务员呼叫器Verilog代码远程云端平台Quartus

名称：服务员呼叫器Verilog代码远程云端平台Quartus软件：Quartus语言：Verilog代码功能：1.设计内容和要求(包括设计内容、主要指标与技术参数)设计内容:基于FPGA的服务员呼叫器的设计
FPGA代码库·2024-01-13 04:28

vivado交通灯设计verilog代码ego1板红绿灯时间可修改

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com本代码已
FPGA代码库·2024-01-13 04:57

1、使用AX301开发板实现流水灯

该程序实现的效果是，下载到FPGA开发板后，LED0到LED3以此点亮，KEY4作为复位按钮，若按下则复位（异步复位），四个LED灯先同时点亮，然后再从LED0开始逐次点亮。
Fainyounger·2024-01-13 04:27

竞赛抢答器4路抢答器verilog，仿真视频、代码、AX301开发板

本代码已在AX301开发板验证，开发板资料：AX301开发手册.pdfFPGA代码资源下载网：hdlcode.
FPGA代码库·2024-01-13 04:27

【NI-DAQmx入门】LabVIEW中DAQmx同步

异步输入：异步输入是指其与用于接收输入的时钟信号的时序关系未知的输入，例如设备的板载时钟接收的外部数字触发器。其他示例包括软件命令或模拟触发
東方神山·2024-01-13 04:40

ReentrantLock底层原理学习二

以ReentrantLock作为切入点，来看看在这个场景中是如何使用AQS来实现线程的同步的ReentrantLock的时序图调用ReentrantLock中的lock()方法，源码的调用过程我使用了时序图来展现
CopyLower·2024-01-13 02:30

编译开源软件vtr-verilog-to-routing遇到的一点问题

vtr-verilog-to-routing介绍Verilog-to-Routing（VTR）项目是一个全球性的合作项目，旨在提供一个开源框架，用于进行FPGA架构和CAD研究和开发。
从此不归路·2024-01-13 02:57

CSDN Markdown时序图示例

CSDNMarkdown时序图示例示例1示例1```mermaidsequenceDiagram张三->>李四:你好！李四,最近怎么样?李四-->>王五:你最近怎么样，王五？
qwfys200·2024-01-13 01:03

阿里云 云服务器ECS类产品汇总，各云产品的产品简介及适用场景介绍

阿里云云服务器ECS类产品并不是只有云服务器和轻量应用服务器两种产品，还包括弹性裸金属服务器、GPU云服务器、专有宿主机、FPGA云服务器、VMware服务等产品和服务均属于云服务器ECS类云产品，本文为大家介绍一下哪些云产品属于云服务器
阿里云最新优惠和活动汇总·2024-01-13 01:57

【基础】RS触发器

▪RS触发器实验RS触发器是时序电路中最基础的，所以务必学的透彻。RS触发器，我们可以简单将它理解为一个存储单元，可以存储一位数据（0或者1）。
外来物种·2024-01-13 00:31

小程序微信登陆

登陆流程时序说明：1.调用wx.login()获取临时登陆凭证code，并传回开发者服务器2.调用auth.code2Session接口换取用户唯一标识OpenID、用户在微信开放平台账号下的唯一标识UnionID
Alonzo de blog·2024-01-12 23:41

时序数据库

SELECT*,max(lp_index)FROMlp.tdm_lp_original_datawherets>='2023-12-2818:11:33.521'andts='2023-06-0318:11:33.521'andlp_time_ticks<='2023-12-2919:03:12.148'INTERVAL(20m)SLIDING(2m)
qq_22905801·2024-01-12 21:40

TDengine 签约积成电子

随着电力系统的复杂性和数据量不断增加，电力负荷、电压、频率等庞大的时序数据需要更高效的存储和处理能力，才能确保数据的可靠性和实时性。
涛思数据（TDengine）·2024-01-12 20:30

TDengine 时序数据库 研究学习以及实战

下载地址：TDengine发布历史及下载链接|TDengine文档|涛思数据下载客户端和服务端服务端和客户端的安装后TDengine客户端连接工具地址：ArchiveFiles|DBeaverCommunity添加驱动新增==》设置选择驱动类后设置里的类名就自动填写了，驱动下载地址：CentralRepository:com/taosdata/jdbc/taos-jdbcdriver添加连接（注意
my_styles·2024-01-12 20:26

3D scanner with DLPC3478

109fb20ee1f39e5212cd7a443a0286c5因数：分别率波长pattern速度DMD与DLPC匹配3Dscanner是结构光的概念走的Internalpattern,是DLPC内部提供图像给DMDExternalPattern,外部FPGA
Kent Gu·2024-01-12 19:07
上一页 20 21 22 23 24 25 26 27 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他