FPGA时序

UML Design Via Visual Studio-Class Diagram

打算对自己经常用的几个建模图做一个介绍，类图（ClassDiagram），时序图（sequencediagram），用例图（usecasegiagram），组件图（componentdiagram），分层图
a9621196211·2024-01-02 12:41

中科亿海微UART协议

FPGA（现场可编程门阵列）作为一种灵活可编程的硬件平台，为实现高度定制化的UART通信提供了强大的功能。本文旨在介绍FPGA中UART协议的实现原理和技术细节。
小五头·2024-01-02 09:48

相机解析驱动小记

第二件事：根据接口决定驱动模块的组成；DVP接口知道同步头，大致时序后可以写解析驱动；Lvds需要先进行差分转单端、串并转换操作后方可进行
NoNoUnknow·2024-01-02 08:46

18B20

需要注意的要点有：（1）18B20也是有读时序和写时序的（2）其每次发完寄存器指令的时候，都需要初始化一次，也就是说不能连续发两次的寄存器指令（3）里面的函数也是很常见的，写字节函数，和读字节函数，需要注意里面的时序
Where~Where~·2024-01-02 07:57

C# JsonConvert 字段映射处理方法

C#Newtonsoft.Json.JsonConvert可以进行序列化处理，有时序列化存在特殊字段，可以通过JsonProperty来处理。
PascalMing·2024-01-02 07:36

书籍分享 | 分享一本FPGA开发学习书籍

《基于FPGA的数字图像处理原理及应用》是一本专注于数字图像处理领域的经典著作。
SteveRocket·2024-01-02 06:19

【MATLAB】鲸鱼算法优化混合核极限学习机(WOA-HKELM)时序预测算法

有意向获取代码，请转文末观看代码获取方式~也可转原文链接获取~1基本定义鲸鱼算法优化混合核极限学习机（WOA-HKELM）是一种时序预测算法，它结合了鲸鱼算法和混合核极限学习机（HKELM）的优点。
Lwcah·2024-01-02 06:37

【Matlab】LSTM长短期记忆神经网络时序预测算法

资源下载：https://download.csdn.net/download/vvoennvv/88688439一，概述LSTM（LongShort-TermMemory）是一种常用的循环神经网络（RecurrentNeuralNetwork，RNN）结构，由于其对于长序列数据的处理能力，被广泛应用于语音识别、自然语言处理、图像处理等领域。LSTM网络的主要特点是增加了一个称为“记忆单元（Mem
千源万码·2024-01-02 06:05

RK3566 ANDROID 11 平台上适配移远EC200A

适配前理清楚一下调试的流程：1.该模块为LGA封装，需要控制上电时序模块才能正常上电工作：2.模块供电正常后，读取模组的PID和VID并将其ID添加到内核里面，确保USB转Serial端口能够正常生成:
Keep Coding...·2024-01-02 02:25

移动FPGA使用Verilog图像处理verilator模拟和ice40执行

该项目围绕一个中央图像处理模块image_processing.v展开，该模块可以包含在使用verilator的模拟环境中，也可以包含在ice40Ultraplusfpga的top.v中。
亚图跨际·2024-01-02 00:50

Verilog视频信号图形显示 FPGA(iCE40)

您需要一块带视频输出的FPGA板。我们将在640x480下工作，几乎任何视频输出都可以在此像素工作。它有助于轻松地对FPGA板进行编程并相当熟悉Verilog。
亚图跨际·2024-01-02 00:17

【上海大学数字逻辑实验报告】六、时序电路

一、实验目的掌握同步二进制计数器和移位寄存器的原理。学会用分立元件构成2位同步二进制加计数器。学会在QuartusII上设计单向移位寄存器。学会在QuartusII上设计环形计数器。二、实验原理同步计数器是指计数器中的各触发器的时钟脉冲输入端连接在一起，接到输入的计数脉冲的CP端，所以各触发器在同一时钟脉冲的作用下，其翻转是同步进行的。下面是一个用JK触发器构造的4位同步二进制加计数器：由图可知：
HackerKevn·2024-01-01 23:03

正点原子FPGA学习笔记1——搭建一个时钟IP核，基于达芬奇开发板 A7

目录实验要求:1.电荷泵锁相环(CPPLL)，重要名词：PFD、CP、LF、VCO2.AXI4-Lite协议、DRP接口——动态调整输出时钟频率的作用3.查看时钟输出实验要求:正点原子，利用时钟IP核，得到4个时钟输出：1.电荷泵锁相环(CPPLL)，重要名词：PFD、CP、LF、VCO学习文章地址：http://t.csdn.cn/SYGIr2.AXI4-Lite协议、DRP接口——动态调整输出
Sean--Lu·2024-01-01 23:52

数字逻辑与计算机设计实验 FPGA数字钟(Verilog)

改自wolai笔记FPGA数字钟(Verilog)项目源代码已上传至github：houhuawei23/DDCA_2022目录实验9FPGA数字钟实验分析：实现思路：硬件支持：硬件描述语言代码编写：1
华仔142·2024-01-01 23:52

FPGA项目（13）——基于FPGA的电梯控制系统

随着EDA技术的发展，FPGA已广泛应用于各项电子设计中，本设计即利用FPGA来实现对电梯控制系统的设计。
嵌入式小李·2024-01-01 23:22

fpga加载程序慢_FPGA设计经验谈 —— 10年FPGA开发经验的工程师肺腑之言

FPGA设计经验谈——10年FPGA开发经验的工程师肺腑之言2014年08月08日作者：friends从大学时代第一次接触FPGA至今已有10多年的时间。
张腾岳·2024-01-01 23:22

基于Basys3设计的FPGA多功能电子琴

基于Basys3设计的多功能电子琴——复旦大学《数字逻辑基础(H)》2022年秋设计报告文章目录基于Basys3设计的多功能电子琴——复旦大学《数字逻辑基础(H)》2022年秋设计报告一，项目简介1.1项目描述1.2项目背景1.3独立设计声明二，硬件设计思路2.1Basys3开发板2.1.1琴键分配——参考古筝2.1.2模式选择开关2.1.3总体分配图2.2VGA2.3蜂鸣器三，代码编写思路3.1
冯之烨·2024-01-01 23:51

FPGA/数字IC手撕代码8——秒表计数器

深度学习/机器视觉/数字IC/FPGA/算法手撕代码目录总汇目录秒表计数器1.程序2.测试3.仿真结果4.分析
fpga和matlab·2024-01-01 23:21

FPGA项目（14）——基于FPGA的数字秒表设计

1.功能设计设计内容及要求:1.秒表最大计时范围为99分59.99秒2.6位数码管显示，分辨率为0.01秒3.具有清零、启动计时、暂停及继续计时等功能4.控制操作按键不超过二个。2.设计思路所采用的时钟为50M，先对时钟进行分频，得到100HZ频率的信号，然后在该信号的驱动下，对秒表的各个单位进行累加分频的代码为：modulefenpin(inputclk_in,//输入的时钟50Minputrs
嵌入式小李·2024-01-01 23:19

风速预测模型代码全家桶

时序预测：LSTM、ARIMA、Holt-Winters、SARIMA模型的分析与比较_lstm增加季节性因素-CSDN博客风速预测（一）数据集介绍和预处理-CSDN博客风速预测（二）基于Pytorch
建模先锋·2024-01-01 21:50

(Matlab)基于CNN-LSTM的多维时序回归预测(卷积神经网络-长短期记忆网络)

代码实际运行结果展示：三、部分代码展示：四、本文完整代码+数据下载：一、程序及算法内容介绍：基本内容：本代码基于Matlab平台编译，将卷积神经网络(CNN)与长短期记忆神经网络(LSTM)结合，进行时序数据回归预测输入训练的数据包含
神经网络与数学建模·2024-01-01 20:57

门控循环单元(GRU)-多输入时序预测

+数据下载：一、程序及算法内容介绍：基本内容：本代码基于Matlab平台编译，使用门控循环单元(GRU)，进行数据回归预测输入训练的数据包含8个特征，1个响应值，即通过8个输入值预测1个输出值（多输入时序回归预测
神经网络与数学建模·2024-01-01 20:25

【2023年终总结】 | 时光之舟：乘载着回忆与希望穿越2023，抵达2024

文章目录1回忆2希望1回忆2023年对我来说是非常梦幻的一年，我在2023年初的时候确认去做AI方向，在这之前我尝试了前端开发，移动App开发，云FPGA等方向，但是感觉自己都不是很喜欢，然后就开始尝试新的方向
Qodi·2024-01-01 19:01

LMX2571 芯片配置Verliog SPI驱动

前言本实验使用ZYNQ的PL(FPGA)对LMX2571芯片进行配置，以下连接为相关的原理和软件使用资料。
伊丽莎白鹅·2024-01-01 17:09

Intel金融加速卡计算库及FPGA期权定价应用

作者：喻伟东方证券FPGA加速应用负责人/黄琦IntelFPGA金融加速产品经理联系邮箱：[email protected]/个人微信号：yuwei_1119近年来，在互联网、大数据、人工智能和云计算为代表的现代科技迅猛发展下
yuwei1119·2024-01-01 17:52

09 标准库软件模拟I2C时序

引言：你需要的I2C知识这里都有，本文涵盖了I2C的基本知识和在各个主流平台的开发实例，总之，你需要的，都在这里，后续我也会继续更新在嵌入式开发中常见的通信协议。一、I2C的基本知识1.I2C介绍IIC总线是Philips公司在八十年代初推出的一种串行、半双工总线，主要用于近距离、低速的芯片之间的通信；IIC总线有两根双向的信号线，一根数据线SDA用于收发数据，一根时钟线SCL用于通信双方时钟的同
@daiwei·2024-01-01 16:40

如果没有你·被疫情偷走的时光

你来了，时序还在轮回，可有些东西却永远也回不去了。以前总觉得岁月漫长，就把自己困在宿舍的小角落。现在才醒悟，大学四年疫情三年，时光的沙漏已经流失了一大半。
知鸣he·2024-01-01 15:39

FPGA时序分析与约束（0）——目录与传送门

一、简介关于时序分析和约束的学习似乎是学习FPGA的一道分水岭，似乎只有理解了时序约束才能算是真正入门了FPGA，对于FPGA从业者或者未来想要从事FPGA开发的工程师来说，时序约束可以说是一道躲不过去的坎
apple_ttt·2024-01-01 13:23

《Java并发编程实战》第2章-线程安全性

概念理解对象状态：存储在状态变量（例如实例或静态域）中的数据；线程安全性：当多个线程访问某个类时，这个类始终都能表现出正确的行为，那么就称这个类是线程安全的；竞态条件：针对一段有多个操作逻辑的代码，不恰当的线程执行时序可能导致不正确的结果的情况
技术人爱思考·2024-01-01 13:51

IIC通信与EEPROM的应用

文章目录前言一、IIC通信1.名词解释2.基本通信时序3.具体通信时序1.主设备向从设备发送数据2.从设备向主设备发送数据4.编程实现1.iic.h2.iic.c二、AT24C02的应用1.主要特性2.
奈奈子0207·2024-01-01 12:33

One-wire通信与DS18B20的应用

文章目录前言一、One-wire通信1.名词解释2.基本通信时序3.具体通信时序4.ROM指令1.SearchROM[F0h](搜索ROM指令)2.READROM[33h](读取ROM指令)3.MATHROM
奈奈子0207·2024-01-01 12:33

51单片机DS1302可调时钟

目录前言一、DS1302简介二、DS1302引脚定义和原理图1.引脚定义2.原理图三、DS1302编程原理1.时钟日历寄存器定义2.控制字节定义3.时序图4.具体过程四、独立按键短按/长按原理五、编程实现
奈奈子0207·2024-01-01 12:33

RISC Zero zk-STARK证明系统代码解析

1.引言前序博客：RISCZero的手撕STARKRISCZeroSTARK证明系统时序图及规范开源代码见：https://github.com/risc0/risc0/blob/main/risc0/
mutourend·2024-01-01 12:51

常见时钟约束（源同步）

FPGA和外部芯片的同步通信接口，根据时钟来源可以分为系统同步接口和源同步接口。FPGA与外部芯片之间的通信时钟都由外部同一时钟源（系统时钟）产生时，称为系统同步接口。
be to FPGAer·2024-01-01 12:17

基于FPGA的时钟（简易版）

实现功能：1.上电后从00-00-00开始计时；2.通过串口可以改变时钟，同时以修改后的数值为基础继续计时；欢迎大家一起探讨！！！//-----------------------------------------------------------------------------//Copyright(c)2022-2023Allrightsreserved//--------------
be to FPGAer·2024-01-01 12:17

TSA-Net论文详解

ScaleMatters:TemporalScaleAggregationNetworkforPreciseActionLocalizationinUntrimmedVideos该文章发表在ICME2020，文章认为时序检测定位边界时
ce0b74704937·2024-01-01 10:07

RocketMQ如何保证消息被有序消费

RocketMQ如何保证消息被有序消费消费者端如何接收有序消息队列消费的两种模式并发消费模式当同一类消息被送入不同队列，且这些消息在处理上并不需要按时序消费时，可以考虑使用并发消费模式。
帅喵·2024-01-01 09:43

【源码篇】Handler那些事（万字图文）

鄙人也来炒个剩饭，力求通俗易懂的来描述下Handler机制的整个流程；相关知识点，画了一些流程图，时序图来
蜗牛是不是牛·2024-01-01 09:21

数据挖掘与知识发现：解析关键概念

问题定义2.2.2数据采集与清洗2.2.3特征选择2.2.4模型构建2.2.5模型评估与验证2.2.6模型部署2.3数据挖掘任务2.3.1关联规则挖掘2.3.2分类2.3.3聚类2.3.4回归分析2.3.5时序模式挖掘
轩Scott·2024-01-01 07:49

多维时序 | MATLAB实现SSA-CNN-GRU-SAM-Attention麻雀算法优化卷积网络结合门控循环单元网络融合空间注意力机制多变量时间序列预测

多维时序|MATLAB实现SSA-CNN-GRU-SAM-Attention麻雀算法优化卷积网络结合门控循环单元网络融合空间注意力机制多变量时间序列预测目录多维时序|MATLAB实现SSA-CNN-GRU-SAM-Attention
机器学习之心·2024-01-01 06:51

架构设计内容分享(五十七)：工业级Netty网关，京东是如何架构的？

1、TCP网关的网络结构2、TCP网关长连接容器架构3、TCP网关NettyServer的IO模型4、TCP网关的线程模型5、TCP网关执行时序图编辑6、TCP网关源码分析6.1Session管理6.2
之乎者也··2024-01-01 05:51

SystemVerilog:always_ff,always_comb,always_latch

always_ffalways_combalways_latchalways_ff,always_comb,always_latch分别是用于寄存器（flip-flop，代表时序逻辑sequentiallogic
暴风雨中的白杨·2024-01-01 05:50

【强化学习】SARAS代码实现

其主要就是利用时序差分的思想，对动作价值矩阵进行更新。
篝火者2312·2024-01-01 04:18

论文笔记-时序预测-Autoformer

论文标题：Autoformer:DecompositionTransformerswithAuto-CorrelationforLong-TermSeriesForecasting论文链接：https://arxiv.org/pdf/2106.13008v4.pdf源码链接：https://github.com/thuml/Autoformer摘要延长预测时间是极端天气预警和长期能源消耗规划等实际
1289902828·2024-01-01 03:51

【python量化】多种Transformer模型用于股价预测（Autoformer, FEDformer和PatchTST等）

写在前面在本文中，我们利用Nixtla的NeuralForecast框架，实现多种基于Transformer的时序预测模型，包括：Transformer,Informer,Autoformer,FEDformer
敲代码的quant·2024-01-01 03:49

Tri Mode Ethernet MAC的配置及使用

以太网技术是当今被广泛应用的网络技术之一，XilinxFPGA提供了可参数化、灵活配置的千兆以太网IPCore解决方案，可以实现以太网链路层和物理层的快速接入。
卖红薯的小孩·2024-01-01 02:47

FPGA平台以太网学习：涉及1G/2.5G Ethernet 和Tri Mode Ethernet MAC两个IP核的学习记录（二）——IP学习使用

文章目录一、传输速率二、网口标准选择三、核功能选择四、共享逻辑五、总结（重点）  学习不能稀里糊涂，要学会多思考，发散式学习以及总结：  FPGA作为一种器件，只是实现目的的一种方法，过度追求实现的技术细节
FPGA_青年·2024-01-01 02:44

FPGA平台以太网学习：涉及1G/2.5G Ethernet 和Tri Mode Ethernet MAC两个IP核的学习记录（三）——接口与框架

文章目录一、IP核接口介绍二、框架搭建学习不能稀里糊涂，要学会多思考，发散式学习以及总结：  FPGA作为一种器件，只是实现目的的一种方法，过度追求实现的技术细节(用hdl还是hls，用啥芯片，用啥接口
FPGA_青年·2024-01-01 02:44

FPGA平台以太网学习：涉及1G/2.5G Ethernet 和Tri Mode Ethernet MAC两个IP核的学习记录（四）——实例仿真分析

文章目录一、时钟二、复位三、配置（回环测试还是外接）四、状态（链路状态）五、数据、使能  学习不能稀里糊涂，要学会多思考，发散式学习以及总结：  FPGA作为一种器件，只是实现目的的一种方法，过度追求实现的技术细节
FPGA_青年·2024-01-01 02:44

FPGA平台以太网学习：MAC与PHY间通信

文章目录一、物理层PHY介绍二、SGMI在以太网中的应用三、以太网中使用GT高速接口一、物理层PHY介绍1、PHY（物理层）：  MII/GMI/RMII/RGMII/SGMIII（介质独立接口子层），PLS/PCS（物理编码子层），PMA（物理介质连接子层），PMD（物理介质相关子层），AN（自动协商），MDI（媒介相关接口）。2、PLS/PCS（物理编码子层）：  (PLS)对MAC给的信息进
FPGA_青年·2024-01-01 02:14
上一页 28 29 30 31 32 33 34 35 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他