FPGA时序

在Docker中安装和配置InfluxDB，设置SSL和密码保护

在Docker中安装和配置InfluxDB，设置SSL和密码保护引言InfluxDB是一个开源的时间序列数据库，常用于存储和查询大量时序数据。
IT小辉同学·2024-01-06 01:12

MATLAB/simulink HDLCoder生成DDS quartus项目

文章目录前言一、什么是HDLCoder二、使用步骤1.搭建simulink模型2.HDLCoder使用总结前言为了提升FPGA学习过程的生活品质，在此记录一下使用simulink搭建模型以后直接使用HDLCoder
萨文 摩尔杰·2024-01-05 23:42

Simulink HDL Coder FPGA初级开发实践（三） 按键消抖

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:11

Simulink HDL Coder FPGA初级开发实践（一） LED呼吸灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:10

Simulink HDL Coder FPGA初级开发实践（二） LED流水灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:10

★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例——目录

更全面的介绍FPGA，MATLAB，Simul
fpga和matlab·2024-01-05 23:39

★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例——前言

从事MATLAB算法仿真工作15年，从事FPGA系统开发工作12多年。擅长解决各种算法仿真、建模、通信、图像处理、AI、智能控制等。
fpga和matlab·2024-01-05 23:38

你知道的，你是我打不倒的热爱

我们遵循人间时序，爱得像祖先一样默然从容。你要爱荒野上的风声，胜过爱贫穷和思考。暮冬时烤雪，迟夏写长信，早春不过一棵树。夏天失恋
温柔至死方休·2024-01-05 22:07

《春暮游小园》

也用花开花落，表示时序推移，虽然一年的春事将阑，但不断有新的事物出现，大自然是不会寂寞的。这首诗用平易浅近的语言、拟人化的手法细腻地表现出平淡无奇的生活景观富有美感诗。
听着了么·2024-01-05 21:50

【INTEL（ALTERA）】Nios V 处理器 英特尔 FPGA IP 在执行 IP 升级时遇到错误 （20327）？

说明在运行Nios®V处理器英特尔®FPGAIP从PrimePro软件21.3或21.4英特尔®Quartus®版进行升级时，英特尔®Quartus®PrimePro软件22.1版可能会出现此问题。
神仙约架·2024-01-05 21:54

【INTEL（ALTERA）】如何使用quartus设计助理Design Assistant提高结果质量，很好的资料一定要分享！！！

多扇出，布线拥堵，时序违例是不是让你头疼不已？那你一定要看看这篇文章分享的文档和资料。优化设计的源代码通常是提高结果质量的首要也是最有效的技术。
神仙约架·2024-01-05 21:21

OV8856 帧同步功能说明分享

OV8856支持帧同步功能，用于同步两个传感器的输出时序。
WPG大大通·2024-01-05 18:10

GEE案例分析——利用Landsat C02 系列数据进行长时序（1985-2023年）EVI和FVC计算

简介：植被覆盖度植被覆盖度指的是一个区域或地表的表面被植被所覆盖的程度。它通常用百分比来表示，表示植被覆盖的面积占总面积的比例。较高的植被覆盖度意味着该地区的植物密度较高，较低的植被覆盖度则表示植物覆盖较少。植被覆盖度是评估生态系统健康和环境质量的重要指标之一，对于监测和保护自然资源非常重要。植被覆盖度的计算可以使用多种方法，包括遥感技术和现场调查等。以下是一种常用的计算植被覆盖度的方法：1.遥感
此星光明·2024-01-05 18:08

Xilinx(AMD) vivado软件IP核及license许可文件简介

1概述Vivado软件作为Xilinx(AMD)FPGA器件重要的开发设计软件，包含了功能丰富IP核。
MmikerR·2024-01-05 16:42

任务需求分析中的流程图、用例图、er图、类图、时序图线段、图形的作用意义

任务需求分析中的流程图、用例图、er图、类图、时序图线段、图形的作用意义流程图流程图中各种图形的含义及用法解析连接线符号连接各要素，表示流程的顺序或过程的方向。批注符号批注或说明，也可以做条件叙述。
爱吃java的羊儿·2024-01-05 15:03

Python-基于长短期记忆网络(LSTM)的SP500的股票价格预测 股价预测 Python数据分析实战 数据可视化 时序数据预测 变种RNN 股票预测

Python-基于长短期记忆网络(LSTM)的SP500的股票价格预测股价预测Python数据分析实战数据可视化时序数据预测变种RNN股票预测摘要近些年，随着计算机技术的不断发展，神经网络在预测方面的应用愈加广泛
无心同学·2024-01-05 14:56

2022年第十三届中国数据库技术大会（DTCC2022）-核心PPT资料下载

一、峰会简介本届大会以“数据智能价值创新”为主题，设置2大主会场，20+技术专场，邀请超百位行业专家，重点围绕时序数据库、图数据技术、实时数仓技术与应用实践、云原生数据库、大数据平台与数据安全等内容展开分享和探讨
百家峰会·2024-01-05 14:25

时序数据库InfluxDB和关系型数据库MySQL的区别及适用场景

，这三种都属于关系型数据库，之所以使用人数这么多，是因为关系型数据库符合大部分应用场景，但有些特定的场景就未必适用，需要根据情况选择不同的数据库，比如在物联网（IoT）领域就需要用到非关系型数据库中的时序数据库
卡卡飞·2024-01-05 13:56

TimeScaleDB食用手册

TimescaleDB食用手册一TimescaleDB介绍TimescaleDB是一种用于处理时间序列数据的开源时序数据库，它是PostgreSQL的扩展。
我不配拥有55kg的你·2024-01-05 13:25

TimescaleDB、InfluxDB简介及对比

TimescaleDB一、简介TimescaleDB是一个针对时序数据的开源分布式数据库。它的目标是兼具NoSQL数据库的天然扩展能力和传统关系型数据库的可靠性与查询支持。
chouchou66·2024-01-05 13:54

时序数据库InfluxDB、TimeScaleDB简介

一、时序数据库作用、优点1、作用：时序数据库通常被用在监控场景，比如运维和IOT（物联网）领域。这类数据库旨在存储时序数据并实时处理它们。比如。
一梦无痕bzy·2024-01-05 13:53

FPGA 查找表的用途和内部功能

翻译自LUTsFPGA及其内部架构查找表(LUT)概述使用LUT实现逻辑函数情况1：输入变量的数量等于LUT输入的数量情况2：输入变量的数量大于LUT输入的数量情况3：输入变量的数量小于LUT输入的数量
疯狂的泰码君·2024-01-05 11:09

14.9-时序和组合的混合逻辑——使用非阻塞赋值

时序和组合的混合逻辑——使用非阻塞赋值1，在一个always块中同时实现组合逻辑和时序逻辑2，将组合和时序逻辑分别写入两个always块中原则4：在同一个always块中描述时序和组合逻辑混合电路时，用非阻塞赋值
向兴·2024-01-05 11:39

FPGA - 240102 - FPGA期末速成

TAG-FPGA、期末、速成FPGA、期末、速成FPGA、期末、速成//–习题1–//CPLD（ComplexProgrammableLogicDevice）是ComplexPLD的简称，一种较PLD为复杂的逻辑元件
乐意奥AI·2024-01-05 11:05

基于 Makefile 的 FPGA 构建系统

文章目录1.介绍2.Makefile基本使用2.1更通用例子3.Vivado提供的命令行工具3.1TCL脚本介绍与基本使用3.1.1变量与替换3.1.2控制结构与过程3.2在vivado中使用tcl脚本3.2.1创建并初始化vivado工程3.2.2对设计文件进行综合3.2.3实现与布局布线3.2.4生成bit文件和ltx可调试文件4.通过Makefile生成tcl脚本4.1最终目标4.2生成bi
qq_36525177·2024-01-05 11:34

使用IDEA绘制UML类图及时序图

最近有一个项目对文档的要求很高，对每一个模块都需要出类图、时序图、状态图、活动图。。。在网上找了很多资料，发现IDEA可以方便快捷的给出类图和时序图，这样解决了很多问题。
鬓白方悟少年非·2024-01-05 11:23

Quartus II 13.1的安装及使用

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave
lbaihao·2024-01-05 09:05

触动心灵

这世界如同一框时序轮转的
Bre丶黎昕·2024-01-05 08:59

2023 IoTDB Summit：清华大学软件学院长聘副教授龙明盛《IoTDB 新组件：内生机器学习》...

本次峰会汇集了超20位大咖嘉宾带来工业互联网行业、技术、应用方向的精彩议题，多位学术泰斗、企业代表、开发者，深度分享了工业物联网时序数据库IoTDB的技术创新、应用效果，与各行业标杆用户的落地实践、解决方案
Apache IoTDB·2024-01-05 08:38

FPGA高端项目：6G-SDI 视频编解码，提供工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的GT高速接口解决方案我目前已有的SDI编解码方案3、设计思路和框架设计框图GV8601A均衡EQGTX时钟要求GTX调用与控制SMPTEUHD-SDISMPTEUHD-SDI接收SMPTEUHD-SDI发送6G-SDI接收数据处理发送数据彩条GV8500增强驱动6G-SDI视频发送输出4、vivado工程详解5、工程移植说明vivado版本不一致处理
9527华安·2024-01-05 06:14

FPGA高端项目：纯verilog的 UDP 协议栈，提供11套工程源码和技术支持

目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHYIDELAYE源语MAC层AXI4-StreamFIFOUDP协议栈IP地址修改UDP数据回环总体代码架构5、工程源码-1详解6、
9527华安·2024-01-05 06:13

FPGA高端项目：纯verilog的 10G-UDP 高速协议栈，提供7套工程源码和技术支持

目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTH--10GBASE-R*协议使用10GEthernetPCS/PMA(10GBASE-R/KR)协议使用GTY--10GB
9527华安·2024-01-05 06:09

MatrixOne 1.1.0 Release

docs.matrixorigin.cnMatrixOne是一款分布式超融合异构数据库，MatrixOne旨在提供一个云原生、高性能、高弹性、高度兼容MySQL的HSTAP数据库，让用户面对事务、分析、时序
MatrixOrigin·2024-01-05 03:45

嵌牛3

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88748846【嵌牛导读】本文是关于udpsendto
李泽浩·2024-01-05 03:06

【ZYNQ】教你用 Vivado HLS 快速设计一个 IP

Xilinx推出的VivadoHLS工具可以直接使用C、C++或SystemC来对Xilinx系列的FPGA进行编程，从而提高抽象的层级，大大减少了使用传统RTL描述进行FPGA开发所需的时间。
Hello阿尔法·2024-01-04 23:21

【MATLAB】EMD_LSTM神经网络时序预测算法

有意向获取代码，请转文末观看代码获取方式~也可转原文链接获取~1基本定义EMD-LSTM神经网络时序预测算法是一种结合了经验模态分解（EMD）和长短期记忆神经网络（LSTM）的时间序列预测方法。
Lwcah·2024-01-04 22:19

【MATLAB】EEMD_LSTM神经网络时序预测算法

有意向获取代码，请转文末观看代码获取方式~也可转原文链接获取~1基本定义EEMD-LSTM神经网络时序预测算法是一种结合了扩展经验模态分解（EEMD）和长短期记忆神经网络（LSTM）的时间序列预测方法。
Lwcah·2024-01-04 22:47

清风数学建模笔记-时间序列分析

循环变动趋势（和季节很像但是是以年为单位）3.不规则变动趋势（像扰动项）4.长期变动趋势三.叠加模型和乘积模型四.SPSS处理时间序列分解1.处理时间序列中的缺失值：2.定义时期和时间：3.进行时间序列分析：时序图
别被算法PUA·2024-01-04 20:14

Deep Learning for Precipitation Nowcasting:A Benchmark and A New Model

Thispaperwaspublishedat31stConferenceonNeuralInformationProcessingSystems(NIPS2017),LongBeach,CA,USA.简介Encoder-DecoderCNN也是一种可以用于时序预测任务的模型
流浪的诗人，·2024-01-04 19:52

PCI Verilog IP 设计

设计目的是为了提供基于源码的PCIIP，这样硬件就不必受限于某一个FPGA型号，也方便ASIC迁移。
Hello-FPGA·2024-01-04 19:15

XILINX_IP核_DMA

DMACR:DMA控制寄存器DMASR:DMA状态寄存器在Xilinx的产品中有硬核DMA和软核DMA之分，如ZYNQ系列的板卡中包含PS模块即arm，是存在硬核DMA的，硬核DMA的传输速度不如PL端FPGA
victor-f·2024-01-04 19:15

xilinx dma 程序

XilinxDMA程序是一个为Xilinx器件(如FPGA)开发的数据传输程序。
金刚廉神兽·2024-01-04 19:15

ZYNQ 核心板 底板 开源啦！

Hello-FPGAZYNQ设计开源啦！
Hello-FPGA·2024-01-04 19:15

Hello-FPGA CoaXPress 2.0 FPGA HOST IP Core PCIe Demo User Manual

目录1说明42设备连接73VIVADOFPGA工程84调试说明9图1‑1资料目录4图1‑2VIVADO工程目录结构5图1‑3VS软件工程目录5图1‑4CXPHOSTPCIeBlockDesign5图1‑
Hello-FPGA·2024-01-04 19:45

CoaXPress HOST IP Core Microblaze Standalone Demo

目录Hello-FPGACoaXPress2.0HostFPGAIPCoreDemo41说明42设备连接53VIVADOFPGA工程64SDK工程9图1‑1VIVADO工程目录结构4图1‑2SDK工程目录结构
Hello-FPGA·2024-01-04 19:45

CoaXPress 2.0 FPGA 4 Channel Host and Device FMC Card User Manual

Hello-FPGACoaXPress2.0FMCCardUserManual41CoaXPress简介42CoaXPress4RFMC52.1硬件特性52.2框图说明72.3电源监测83CoaXPress4TFMC93.1
Hello-FPGA·2024-01-04 19:44

【Xilinx DMA】Xilinx FPGA DMA介绍

DMA(DirectMemoryAccess直接内存访问)可以在不受CPU干预的情况下，完成对内存的存取。在PS和PL两端都有DMA，其中PS端的是硬核DMA，而PL端的是软核DMA。如何选用这两个DMA呢？如果从PS端的内存DDR3到I/O、DDR3、OCM，少量的数据传输就用PS端的DMA；而对于大量数据的搬运，内存DDR3到PL的软核AXIDMA，并且用HP接口以达到高速传输的效果，但是其缺
Linest-5·2024-01-04 19:44

Xilinx DMA的几种方式与架构

DMA是directmemoryaccess，在FPGA系统中，常用的几种DMA需求：1、在PL内部无PS（CPU这里统一称为PS）持续干预搬移数据，常见的接口形态为AXIS与AXI，AXI与AXI；2
Hello-FPGA·2024-01-04 19:13

NE555学习笔记-2024

实物图片NE555引脚图内部时序图示列1，红外接收电路红外接收电路的工作原理：在上述电路中，TSOP1738构成了该电路的主要组成部分，旨在检测来自任何来源的红外信号。
robot_大菜鸟·2024-01-04 17:47

5、STM32之定时器（TMI）

p=14&share_source=copy_web文章目录一、简介1、基本定时器关于预分频系数从1变到2的计数器时序图2、通用计时器时钟选择输入捕获和输出比较3、高级定时器二、代码1、关于时钟总线的外设情况
叫什么呀·2024-01-04 16:34
上一页 26 27 28 29 30 31 32 33 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他