FPGA时序

从零到一：influxdb时序性数据库的基本概念与操作指南

目录编辑引言数据库(database)创建数据库删除数据库进入数据库展示influxdb中所有数据库测量（measurement）写入测量展示测量总结引言InfluxDB是一个开源的时序数据库，专门设计用于处理时间序列数据
星宇星静·2023-12-17 08:42

时序数据库选型TimescaleDB

最近几年随着物联网的兴起，时序数据库也开始流行起来，时序数据是随时间不断产生的一系列数据，简单来说，就是带时间戳的数据。时序数
加菲大叔·2023-12-17 07:53

【架构分析】Android 窗口动画流程分解

主窗口或者子窗口在显示或者退出的时候通常都有系统默认的窗口动画,用户也可以自定义窗口动画的styleresource;窗口动画是由AndroidFramework中窗口管理器WindowManagerService实现的功能,窗口动画是一个很复杂的多线程异步时序
HaoBBNuanMM·2023-12-17 07:36

时序预测 | Python实现LSTM-Attention电力需求预测

时序预测|Python实现LSTM-Attention电力需求预测目录时序预测|Python实现LSTM-Attention电力需求预测预测效果基本描述程序设计参考资料预测效果基本描述该数据集因其每小时的用电量数据以及
机器学习之心·2023-12-17 04:04

时序预测 | Python实现GRU-XGBoost组合模型电力需求预测

时序预测|Python实现GRU-XGBoost组合模型电力需求预测目录时序预测|Python实现GRU-XGBoost组合模型电力需求预测预测效果基本描述程序设计参考资料预测效果基本描述该数据集因其每小时的用电量数据以及
机器学习之心·2023-12-17 04:04

时序预测 | Python实现LSTM-Attention-XGBoost组合模型电力需求预测

时序预测|Python实现LSTM-Attention-XGBoost组合模型电力需求预测目录时序预测|Python实现LSTM-Attention-XGBoost组合模型电力需求预测预测效果基本描述程序设计参考资料预测效果基本描述该数据集因其每小时的用电量数据以及
机器学习之心·2023-12-17 04:04

时序预测 | Python实现CNN-LSTM电力需求预测

时序预测|Python实现CNN-LSTM电力需求预测目录时序预测|Python实现CNN-LSTM电力需求预测预测效果基本描述程序设计参考资料预测效果基本描述该数据集因其每小时的用电量数据以及TSO对消耗和定价的相应预测而值得注意
机器学习之心·2023-12-17 04:00

FreeRTOS中实现精确的us级延时

、利用硬件定时器实现延时函数3、利用DWT实现延时函数3.1、DWT简介3.2、延时功能使用到的DWT寄存器3.2、具体实现方法3.3、DWT延时优缺点前言在使用通讯协议来驱动外设的时候需要遵循严格的时序逻辑
南有孤岛°·2023-12-17 02:26

基于FPGA的AM调制系统

摘要：本系统由FPGA、串口屏、DAC模块和AD831组成。FPGA通过调用宏功能模块NCO，按照输入时钟50MHz，产生相应频率正弦信号输出，共产生两路，一路为调制信号，另一路为载波信号。
彭宏喜·2023-12-17 02:51

高云GW1NSR-4C开发板M3核RT-Thread应用

的Nano版本MCU工程在\EMPU(GW1NS-4C)_V1.2\ref_design\MCU_RefDesign\Keil_RefDesign\rt_thread_nano\PROJECT目录下，FPGA
SDAU2005·2023-12-17 02:50

CASE_05 基于FPGA的DDS信号发生器

该系类博客序言和资源简介可浏览该博客：PREFACEFPGA经典案例序言快速了解该系列博客的内容与可用资源。
比特FPGA·2023-12-17 01:36

FMCJ458_基于JESD204B的1路0-9G信号发生器 FMC子卡

评估板由通过ADS7-V2EBZ提供的现场可编程门阵列(FPGA)夹层卡(FMC)电源供电。该板还
hexiaoyan827·2023-12-17 00:34

冬天的古诗24:《早冬》［唐］白居易

寒樱不依时序，开出枝枝白花。这个时候的我只羡慕喝酒人的那份清闲，不知不觉走入酒家。写出来江南初冬的暖意，
62cdf1baf7bb·2023-12-17 00:00

16位ADC芯片SGM58031驱动重点

16位ADC芯片SGM58031驱动重点文章目录16位ADC芯片SGM58031驱动重点引脚描述时间要求I2C时序图I2C通讯描述I2C接口I2C地址选择I2C常规呼叫I2C速度模式从模式操作寄存器指针寄存器转换寄存器配置寄存器低阈值和高阈值寄存器
Paranoid-up·2023-12-17 00:46

TDengine 签约大唐水电院，助力水电时序数据高效写入存储查询

近日，TDengine成功签约大唐水电科学技术研究院，为其提供高效、可靠的数据处理解决方案。据了解，大唐水电科学技术研究院是中国大唐集团有限公司下属企业，是中国大唐集团科学技术研究总院有限公司的全资子公司。自成立以来，为四川、重庆、广西等15个省、市、自治区以及海外水电企业提供了技术监督及技术服务，重点开展了智慧水电建设，高水头大容量冲击式水轮机、HICS分散监控系统以及机组延寿评估，能损诊断等关
涛思数据（TDengine）·2023-12-16 23:02

【INTEL（ALTERA）】Agilex7 FPGA Development Kit DK-DEV-AGI027R1BES编程/烧录/烧写/下载步骤

DK-DEV-AGI027R1BES的编程步骤：将外部USBBlasterII连接到J10-外部JTAG接头。将交换机SW5.3设置为ON（首次）。打开英特尔®Quartus®PrimeProEdition软件编程工具。单击硬件设置，然后选择USBBlasterII。将硬件频率设置为16000000Hz，并取消选中链扫描时自动调整频率框。单击关闭。单击自动检测并选择MAX10设备，单击确定。右键单
神仙约架·2023-12-16 23:33

FPGA | Verilog基础语法

这里写自定义目录标题Case语句系统任务$dumpfile|为所要创建的VCD文件指定文件名。$dumpvar|指定需要记录到VCD文件中的信号$fscanf$fread菜鸟教程连接Case语句case(case_expr)condition1:true_statement1;condition2:true_statement2;……default:default_statement;endcas
Ruoyo176·2023-12-16 23:03

【FPGA/verilog -入门学习9】verilog基于查找表的8位格雷码转换

本文参考：FPGA杂记5——格雷码转换设计-CSDN博客1，什么是查表法，做什么用，有什么好处查找表（Look-Up-Table）查找表，简单说，就是一个预先存储好结果的数据表通过访问这张预先存储好结果的数据表
王者时代·2023-12-16 23:25

【FPGA/verilog -入门学习11】verilogTestbench中的文本文件写入，读出，打印等操作

本文参考：Verilog中的系统任务（显示/打印类）--$display，$write，$strobe，$monitor-CSDN博客Verilog：parameter、localparam的区别和用法-CSDN博客Verilog的系统任务----$fopen、$fclose和$fdisplay，$fwrite，$fstrobe，$fmonitor_verilogfopen-CSDN博客Veril
王者时代·2023-12-16 23:25

【FPGA/verilog -入门学习5】verilog中的genrate for 和for 以及数组的用法

本文参考：veriloggenerate语法总结-CSDN博客Verilog数组赋值_笔记大全_设计学院for的用法在Verilog中，generatefor和for都是用于循环的结构，但是它们具有不同的应用场合和语义。for循环：for循环主要用于行为描述（behavioraldescription），通常用于描述算法或数学运算。for循环在仿真时执行，因此，任何在for循环中使用的变量都必须是
王者时代·2023-12-16 23:55

【FPGA/verilog -入门学习8】verilog格雷码与二进制互相转换-公式法

本文参考：数字电路基础知识——格雷码和二进制码的转换的算法和Verilog实现_格雷码和二进制的转换电路-CSDN博客需求:熟悉二进制与格雷码的互转方法1，4位格雷码转二进制使用公式法，按位列出二进制的每一位的对应关系发现bin3=gray3bin2=gray3xorgray2=bin3xorgray2bin1=gray3xorgray2xorgray1=bin2xorgray1bin0=gray
王者时代·2023-12-16 23:55

MDIO读写控制实验

PHY芯片，完成了差分信号与数字信号之间的转换，是fpga与网口之间通信的桥梁。在以太网通信中，设备之间的物理层链路均由PHY芯片建立。
核桃_warrior·2023-12-16 23:23

Verilog语法之函数function的讲解

作用范围也仅限于此模块；不能有任何延迟，时序或者时序逻辑控制；至少有一个输入变量；只有一个返回值，没有输出；不能含有非阻塞赋值
核桃_warrior·2023-12-16 23:53

FPGA | Modelsim仿真

生成vcdmodelsim可以生成vcd文件，假设测试文件为test，内部例化的顶层命名为top.在运行仿真之前终端输入如下代码。vcdadd-filemyvcdfile.vcd-r/test/u_rec_intra_top/*#add-filemyvcdfile.vcd指定vcd文件-r|将内部所有信号添加然后运行仿真，关闭仿真就可以在工程文件夹下看到myvcdfile.vcd了。打开vcd查看
Ruoyo176·2023-12-16 23:51

【FPGA/verilog -入门学习7】 条件判断if与分支判断case语句的语法介绍

需求使用if和case产生格雷码//*条件判断if与分支判断case语句的语法介绍需求使用if和case产生格雷码*//`timescale1ns/1psmodulevlg_design(input[3:0]i_data,outputreg[3:0]o_data,outputreg[3:0]o_datac);always@(*)beginif(4'b0000==i_data)o_data<=4'b
王者时代·2023-12-16 23:19

FPGA巩固基础：秒表的设计

设计要求：6位8段数码管，低三位显示毫秒计数，最高位显示分钟，其余两位显示秒计数。开始案件与暂停按键，复位按键直接全部归零。扩展部分：每计满一次，led移位一次。框图设计：思路讲解：首先按键信号经过消抖再用，然后把产生的标志信号传给控制模块，由于控制逻辑很简单就把这部分控制逻辑放进“数据产生模块中了”；然后把数码管与led接口模块interface放进去。按理来讲，应该重新定义个接口模块再把led
核桃_warrior·2023-12-16 23:49

时序分解 | Matlab实现SSA-ICEEMDAN麻雀算法优化ICEEMDAN时间序列信号分解

时序分解|Matlab实现SSA-ICEEMDAN麻雀算法优化ICEEMDAN时间序列信号分解目录时序分解|Matlab实现SSA-ICEEMDAN麻雀算法优化ICEEMDAN时间序列信号分解效果一览基本介绍程序设计参考资料效果一览基本介绍
机器学习之心·2023-12-16 18:54

基于FPGA的图像RGB转CIE-Lab实现,包含testbench和MATLAB辅助验证程序

.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1RGB颜色空间4.2CIE-Lab颜色空间4.3RGB转CIE-Lab算法原理5.算法完整程序工程1.算法运行效果图预览将FPGA
简简单单做算法·2023-12-16 18:22

【MATLAB教程案例98】基于混沌序列的图像加解密matlab仿真,并进行各类攻击测试

欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》目录1.软件版本2.基于混沌序列图像加解密算法的理论概述
fpga和matlab·2023-12-16 18:52

新年起点，冬至起冬日！

到周代，选取一年中日影最长的一天作为新年起点，《太平御览·时序部》记载：“十一月建子，周之正月，冬至日南极，影极长。阴阳日月，万物之始，律当黄钟，其管最
凡爱百事·2023-12-16 17:38

AG16K MCU ARM Cortex M3

AGMAG16KMCU器件是FPGA+MCU的SoC单芯片产品。FPGA单元具有16KLEs的逻辑资源，MCU为硬核ARMCortexM3。
Embeded_FPGA·2023-12-16 16:35

安路IP核应用举例(OSC、UART)

1.OSC(内部振荡器)按照Project->NewProject顺序新建工程后，后按照Tools->IPGenerator顺序，创建IP核，如下图：安路FPGA的内置OSC振荡模块频率可选30MHz、
SDAU2005·2023-12-16 16:57

FPGA使用乘法的方式

FPGA使用乘法的方式方法一：直接使用乘法符“＊”源代码modulemultiply(input[7:0]a,input[7:0]b,outputwire[15:0]result);(*use_dsp48
傻童:CPU·2023-12-16 16:55

Verilog自学还是报班？

FPGA作为国内领先的芯片产品，和传统芯片相比并不局限于单纯的研究和设计芯片，而是针对多种领域的产品通过特定的芯片模型进行优化设计。
程老师讲FPGA·2023-12-16 16:20

开发板ARM+FPGA架构运动控制卡详细解析

开发板ARM+FPGA架构运动控制卡运动控制器本运动控制卡采用ARM单片机+FPGA架构；ARM单片机是基于Cortex-M3内核的LM3S6911，插补核心算法均在该ARM内完成，一方面通过以太网与上位机界面交换加工数据
QzrbNxXCD·2023-12-16 16:19

ARM:作业4

define__IIC_H__#include"stm32mp1xx_gpio.h"#include"stm32mp1xx_rcc.h"#include"gpio.h"/*通过程序模拟实现I2C总线的时序和协议
zxrqwe·2023-12-16 16:41

【 TES720D】基于国内某厂商的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、SP
北京青翼科技·2023-12-16 16:33

verilog高级语法-原语-ibuf-obuf-LUT

概述：原语直接操作FPGA的资源，对FPGA的结构更加清晰，使用原语之前需要对FPGA的资源进行了解，本节为初识原语学习内容1.输入缓冲原语IBUF2.输出缓冲原语OBUF3.查找表原语LUT1.IBUF
q511951451·2023-12-16 15:20

单片机——通信协议（FPGA+c语言应用之iic篇）

一.I2C的功能特点（1）功能包括：1.只需要两条总线；2.没有严格的波特率要求，例如使用RS232，主设备生成总线时钟；3.所有组件之间都存在简单的主/从关系，连接到总线的每个设备均可通过唯一地址进行软件寻址；4.I²C是真正的多主设备总线，可提供仲裁和冲突检测；（2）传输速度标准模式：StandardMode=100Kbps快速模式：FastMode=400Kbps高速模式：Highspeed
我来挖坑啦·2023-12-16 15:18

【动手学深度学习】(十三)深度学习硬件

文章目录一、CPU和GPU二、更多的芯片1.DSP:数字信号处理2.可编程阵列(FPGA)3.AIASIC三、单机多卡并行一、CPU和GPU提升CPU利用率在计算a+b之前，需要准备数据主内存->L3-
释怀°Believe·2023-12-16 14:58

AGM FPGA，pin to pin兼容Altera

AGMFPGA，pintopin兼容Altera国内最好的FPGA，有CPLD，FPGA等多种规格器件目前大尺寸LED控制，大屏控制器，小屏驱动器应用领域巨大完美兼容AlteraEPM240T100系列
Embeded_FPGA·2023-12-16 14:21

具超高性价比的AG10K FPGA

AG10KFPGA器件面向大批量，对成本敏感的应用，使系统设计人员能够满足不断增长的性能要求，同时降低成本。
Embeded_FPGA·2023-12-16 14:50

AG10KSDE176（+ MCU）+ SDRAM器件

MCU硬IP嵌入在FPGA逻辑结构中，所有MCU内部IO可根据用户要求连接到设备的IO垫和/或内部FPGA的逻辑。MCU内核具有高达64KB的可用代码空间，可通过SP
Embeded_FPGA·2023-12-16 14:20

时序分解 | Matlab实现NGO-ICEEMDAN基于北方苍鹰算法优化ICEEMDAN时间序列信号分解

时序分解|Matlab实现NGO-ICEEMDAN基于北方苍鹰算法优化ICEEMDAN时间序列信号分解目录时序分解|Matlab实现NGO-ICEEMDAN基于北方苍鹰算法优化ICEEMDAN时间序列信号分解效果一览基本介绍程序设计参考资料效果一览基本介绍
机器学习之心·2023-12-16 14:11

多维时序 | Matlab实现GA-LSTM-Attention遗传算法优化长短期记忆神经网络融合注意力机制多变量时间序列预测

多维时序|MATLAB实现BWO-CNN-BiGRU-Multihead-Attention多头注意力机制多变量时间序列预测目录多维时序|MATLAB实现BWO-CNN-BiGRU-Multihead-Attention
机器学习之心·2023-12-16 14:34

Initial用法-FPGA入门3

Initial是什么FPGAInitial是一种在FPGA中进行初始化的方法。在FPGA设备上，初始值决定了逻辑门的状态和寄存器的初始值。
Kent Gu·2023-12-16 13:17

单片机——通信协议

一.同步通信和异步通信（1）同步通信通信时序：同步通信是基于时钟信号的通信方式。发送端和接收端需要共享相同的时钟信号，以确定数据传输的时刻。
我来挖坑啦·2023-12-16 12:37

verilog语法进阶-分布式ram

概述:FPGA的LUT查找表是用RAM设计的，所以LUT可以当成ram来使用，也并不是所有的LUT都可以当成ram来使用，sliceM的ram可以当成分布式ram来使用，而sliceL的ram只能当成rom
q511951451·2023-12-16 11:38

神器！这款 IDEA 插件能画各种图

PlantUML简介一门可以快速画图的设计语言：http://plantuml.com/zh/state-diagramPlantUML是一个开源项目，支持快速绘制时序图、用例图、
公众号：Java后端·2023-12-16 11:37

Eclipse 绘制架构图的插件

Eclipse有很多绘制架构图的插件可供选择，以下是其中几个比较常用的插件：Papyrus：Papyrus是Eclipse的一个可扩展的开源UML工具，可以用于绘制不同类型的架构图，包括类图、时序图、活动图等
超级大超越·2023-12-16 11:02
上一页 38 39 40 41 42 43 44 45 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他