FPGA时序第45页

innovus：generateRCFactor对比第三方spef方法

拾陆楼知识星球入口preroute/postroute以及signoff工具之间rcfactor直接影响，各阶段时序与最终signoff工具之间的差别。

拾陆楼·2023-12-15 02:59

【论文阅读】Video-to-Video Synthesis

Vid2Vid建立在pix2pixHD基础之上，加入时序约

李加号pluuuus·2023-12-15 01:41

性能监控体系：InfluxDB & Grafana & Prometheus

InfluxDB是一个由InfluxData开发的，开源的时序型数据库。它由Go语言写成，着力于高性能地查询与存储时序型数据。

bug捕手·2023-12-15 00:29

docker安装配置prometheus+node_export+grafana

简介Prometheus是一套开源的监控+预警+时间序列数据库的组合，Prometheus本身不具备收集监控数据功能，通过获取不同的export收集的数据，存储到时序数据库中。

骑马的蜗牛·2023-12-15 00:28

CPU、MCU、MPU、DSP、FPGA各是什么？有什么区别？

1、CPU中央处理器，简称CPU（CentralProcessingUnit），中央处理器主要包括两个部分，即控制器、运算器，其中还包括高速缓冲存储器及实现它们之间联系的数据、控制的总线。电子计算机三大核心部件就是CPU、内部存储器、输入/输出设备。中央处理器的功效主要为处理指令、执行操作、控制时间、处理数据.CPU历史发展：Intel于1971年发售了自己的第一款4位微处理器，设计与ROM400

风禾万里·2023-12-14 23:51

时序分解 | Matlab实现DBO-VMD基于蜣螂优化算法优化VMD变分模态分解时间序列信号分解

时序分解|Matlab实现DBO-VMD基于蜣螂优化算法优化VMD变分模态分解时间序列信号分解目录时序分解|Matlab实现DBO-VMD基于蜣螂优化算法优化VMD变分模态分解时间序列信号分解效果一览基本介绍程序设计参考资料效果一览基本介绍

机器学习之心·2023-12-14 23:26

回归预测 | MATLAB实现IBL-LSSVM【23年新算法】逻辑优化算法优化最小二乘支持向量机的数据回归预测（多指标，多图）

MATLAB实现IBL-LSSVM【23年新算法】逻辑优化算法优化最小二乘支持向量机的数据回归预测（多指标，多图）效果一览基本介绍程序设计参考资料效果一览基本介绍1.多特征输入单输出，回归预测也可以替换为分类或时序预测

机器学习之心·2023-12-14 23:26

多维时序 | MATLAB实现RIME-LSSVM【23年新算法】基于霜冰优化算法(RIME)优化最小二乘向量机(LSSVM)多变量时间序列预测

多维时序|MATLAB实现RIME-LSSVM【23年新算法】基于霜冰优化算法(RIME)优化最小二乘向量机(LSSVM)多变量时间序列预测目录多维时序|MATLAB实现RIME-LSSVM【23年新算法

机器学习之心·2023-12-14 23:26

【FPGA】Quartus18.1打包封装网表文件（.qxp）详细教程

当我们在做项目的过程中，编写的底层Verilog代码不想交给甲方时怎么办呢？此时可以将源代码打包封装成网表文件（.qxp）进行加密，并且在工程中进行调用。QuartusII的.qxp文件为QuartusIIExportedPartition，用于创建综合或者PAR之后的网表文件。一、.qxp文件打包封装步骤在QuartusII的ProjectNavigator中选中欲创建qxp的module文件，

白码王子小张·2023-12-14 22:26

【INTEL（ALTERA）】 quartus F-Tile HDMI 英特尔 FPGA IP设计示例无法正常工作怎么办

项目场景：quartusF-TileHDMI英特尔FPGAIP设计示例无法正常工作。

神仙约架·2023-12-14 22:55

【INTEL（ALTERA）】 quartus版本 21使用SDI II IP出现错误：无法生成示例设计example_design

项目场景：quartus版本21SDIIIFPGAIP设计示例生成失败怎么办原因分析：适用于Windows*的英特尔®Quartus®PrimeProEdition软件版本21.3和版本21.4以及英特尔

神仙约架·2023-12-14 22:55

【INTEL（ALTERA）】quartus报错UVM_FATAL [cxl_tb_top_initialize] Gen5 链接失败。超时怎么办

项目场景：由于英特尔®Quartus®PrimeProEdition软件版本23.1存在一个问题，您在运行ComputeExpressLink*（CXL*）Type3设计示例的R-Tile英特尔®FPGAIP

神仙约架·2023-12-14 22:24

Xilinx FPGA——ISE时序约束“建立时间不满足”问题解决记录

一、现象最近使用赛灵思的FPGA设计项目时，出现时序约束失效问题。点进去发现如下：一个始终约束没有生效，有多处报错。二、原因出现这个问题的原因是，建立时间不满足。

仲南音·2023-12-14 22:21

基于FPGA的温度控制系统设计（论文+源码）

1.系统设计本次基于FPGA的智能温度控制系统，以FPGA为控制核心，采用自顶向下的设计方法，按照模块化设计的思路分别实现各个模块，再加以整合实现整个系统，从而达到了温度控制的目的。

沐欣工作室_lvyiyi·2023-12-14 22:49

【FPGA/verilog -入门学习3】verilog脉冲计数

需求:1,在EN为高电平时，对输入的Pluse脉冲计数，每个上升沿计数一次2，EN为低电平时，输出计数值和计数完成状态需求分析:输入输出输入：clk，rest_n,i_en,pluse输出：o_cnt,o_state操作步骤输入端推进：步骤1，对pluse进行脉冲边沿检测，识别出每次上升沿，用于后续的计数输出端获取：步骤2，对输出o_state实现方式：在每一次en=0时识别为计数结束。可以用脉冲

王者时代·2023-12-14 22:17

西南科技大学数字电子技术实验三（MSI逻辑器件设计组合逻辑电路及FPGA的实现）FPGA部分

一、实验目的进一步掌握MIS（中规模集成电路）设计方法。通过用MIS译码器、数据选择器实现电路功能，熟悉它们的应用。进一步学习如何记录实验中遇到的问题及解决方法。二、实验原理1、4位奇偶校验器Y=S7i=0DiMiD0=D3=D5=D6=DD1=D2=D4=D7=`D2、组合逻辑电路F=A`BC+`A(B+C)=A`BC+`AB(C+`C)+`AC(B+`B)=m1+m2+m3+m5=(`m1`m

Myon⁶·2023-12-14 22:46

【XILINX】记录ISE/Vivado使用过程中遇到的一些warning及解决方案

前言XILINX/AMD是大家常用的FPGA，但是在使用其开发工具ISE/Vivado时免不了会遇到很多warning，(大家是不是发现程序越大warning越多？)

神仙约架·2023-12-14 22:44

FPGA就业领域指南

用FPGA做哪个方向，这个问题应该会出现在很多FPGA开发者的脑海里，特别是初学者，和计算机专业去互联网大厂的，亦或是学金融去投行和证券公司的比起来，选择FPGA可能算是入错行了，至少在工资上来说，差距是肉眼可见的

程老师讲FPGA·2023-12-14 20:30

集成电路要学习哪些课程？

学习数字电路可以帮助学生掌握数字电路中的基本原理和设计方法，包括布尔代数、卡诺图、组合逻辑设计和时序逻辑设计等内容。2.模拟电路模拟电路

程老师讲FPGA·2023-12-14 20:00

按照这4步走，不走弯路学习FPGA

程老师讲FPGA·2023-12-14 20:00

FPGA内部资源介绍（4）BLOCK RAM

FPGA内部资源基础知识第四弹来啦！

程老师讲FPGA·2023-12-14 20:29

梧桐

其实只是桐叶易落，并不是对于时序有特别敏感的“物性”。梧桐落叶早，但不是很快就落尽。《唐明皇秋夜梧桐雨》证明秋后梧桐还是有叶子的，否则雨落在光秃秃的枝干上，不

青朋优多·2023-12-14 20:15

为什么FPGA是战略芯片？

FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物，它是作为一种半定制电路而出现的，既解决了定制电路的不足

程老师讲FPGA·2023-12-14 20:54

GEE——利用Landsat系列数据集进行1984-2023EVI指数趋势分析

简介：利用Landsat系列数据集进行1984-2023EVI指数趋势分析其主要目的是进行长时序的分析，这里我们选用EVI指数，然后进行了4个月的分析，查看其最后的线性趋势以及分布状况。

此星光明·2023-12-14 20:09

【FPGA图像处理实战】- 图像处理前景如何？就业前景如何？

图像处理是FPGA应用的主要领域之一，图像处理数据量特别大且对实时性处理要求高的场景，这恰好能发挥FPGA流水线可实时处理的优势。那么FPGA图像处理的前景如何？

FPGA入门到精通·2023-12-14 19:31

风速预测（二）基于Pytorch的EMD-LSTM模型

Pytorch的EMD-LSTM模型预测3.1数据加载，训练数据、测试数据分组，数据分batch3.2定义EMD-LSTM预测模型3.3定义模型参数3.4模型结构3.5模型训练3.6结果可视化往期精彩内容:时序预测

建模先锋·2023-12-14 17:12

风速预测（一）数据集介绍和预处理

往期精彩内容：Python-凯斯西储大学（CWRU）轴承数据解读与分类处理电能质量扰动信号数据介绍与分类-Python实现Python房价分析（一）pyton爬虫时序预测：LSTM、ARIMA、Holt-Winters

建模先锋·2023-12-14 17:42

HLS(一)Vivado高层次综合概述

目录1.什么是FPGA？

优秀的守夜人·2023-12-14 14:21

Xilinx原语详解——IBUFDS & OBUFDS

在使用FPGA时，往往会用到一些差分信号，比如HDMI接口，LVDS接口的ADC、显示器等等设备，而FPGA内部往往只会使用单端信号，就需要完成单端信号和差分信号的相互转换，xilinx提供了两个原语对所有

电路_fpga·2023-12-14 13:25

高云GW1NSR-4C开发板M3硬核应用

2.FPGA综合：解压文件，打开\Gowin_EMP

SDAU2005·2023-12-14 13:52

FPGA高端项目：UltraScale GTH + SDI 视频编解码，SDI无缓存回环输出，提供2套工程源码和技术支持

9527华安·2023-12-14 13:44

基于FPGA的视频接口之高速IO(SATA)

FPGA实现SSD硬盘的存储，有点在于速度优势（可达到200MB/s

Eidolon_li·2023-12-14 13:05

【FPGA/verilog -入门学习10】verilog 查表法实现正弦波形发生器

0，需求用查找表设计实现一个正弦波形发生器寻址的位宽是10位，数据量是1024个，输出的数据是16位1，需求分析数据量是1024个：x=linspace(0,2*pi,1024)输出数据是16位:y范围：0~2^16-1=0~65535y=(sin（x）+1)*65535/2寻址的位宽是10位输入是0~10231023占用10位操作步骤1，使用matlab生成数据，制作sin_rom.coe文件x

王者时代·2023-12-14 13:02

【FPGA/verilog -入门学习6】verilog频率计数器

需求在使能信号控制下，计算输入脉冲的每两个上升沿之间的时钟周期数并输出，即输出脉冲频率的计数值输入信号周期性脉冲信号：需要做检测的脉冲频率信号使能信号：高电平进行频率计数，低电平清零计数器输出信号计数值：输出脉冲频率的计数值有效信号：该信号拉高时，输出计数值有效需求分析1，输出产生计数完成状态《=EN且有上升沿脉冲2，输出计数值《=上升沿来临时候从0开始计数，直至下一个上升沿脉冲到来结束，把计数值

王者时代·2023-12-14 13:32

【FPGA/verilog -入门学习2】verilog 生成上升沿下降沿脉冲

需求1：使用脉冲边沿检测法设计一个上下降沿检测功能使用脉冲边沿检测法设计一个上下降沿检测功能1，使用clk脉冲来临时pluse移位赋值preg1<=plusepreg2<=preg2preg1比pluse晚一个时钟，preg2比preg1晚一个时钟在利用与/非指令合并，生成上升沿的一个脉冲的r_pluse<={r_pluse[0],pulse};//等效于r_pluse[0]<=pluser_pl

王者时代·2023-12-14 13:31

【FPGA/verilog -入门学习4】verilog 实现多路脉冲计数

需求：设计一个脉冲计数器，其功能如下输入脉冲：4路脉冲信号，分别对每路进行脉冲检测并计数使能信号：高电平进行计数，低电平清零计数器计数器：在使能信号高电平期间，对脉冲信号的上升沿进行检测并递增计数值编写测试脚本，进行仿真验证需求分析：使用上一章的一路脉冲检测，使用例化方式产生多路vlg_design使用上章节生成的最小系统//*脉冲计数，当是能时，对pluse脉冲计数实现步骤1）产生pluse上升

王者时代·2023-12-14 13:31

vivado时序方法检查6

这可能导致硬件故障，因为与前向时钟关联的端口的时序分析与器件上所发生的操作不匹配。解决方案修改create_generated_clock约束以定义与传入时钟

cckkppll·2023-12-14 13:31

超大规模集成电路设计----FPGA时序模型及FSM的设计（八）

绝大部分资料来自中国科学院段成华教授PPT超大规模集成电路设计----RTL级设计之FSM（八）7.1CPLD的时序模型7.1.1XPLA3时序模型7.1.2具体时序组成（重点）1.PadtoPad(tPD

MinJohnson·2023-12-14 12:59

FPGA与CPLD的区别与联系

1、FPGA定义及特点FPGA采用了逻辑单元阵列LCA(LogicCellArray)这样一个新概念,内部包括可配置逻辑模块CLB(ConfigurableLogicBlock)、输入输出模块IOB(InputOutputBlock

程老师讲FPGA·2023-12-14 12:27

什么是FPGA原型验证？

EDA工具的使用主要分为设计、验证和制造三大类。验证工作贯穿整个芯片设计流程，可以说芯片的验证阶段占据了整个芯片开发的大部分时间。从芯片需求定义、功能设计开发到物理实现制造，每个环节都需要进行大量的验证。现如今验证方法也越来越多，例如：逻辑仿真（功能验证），形式验证，原型验证。功能验证基于软件，验证成本较低，验证环境方便，但性能较差；形式验证为静态验证方式，但不可仿真DUT的一些动态行为。而开发者

程老师讲FPGA·2023-12-14 12:27

用于 ChatGPT 的 FPGA 加速大型语言模型

简介：大型语言模型近年来，大型语言模型（LLM）彻底改变了自然语言处理领域，使机器能够生成类似人类的文本并进行有意义的对话。这些模型，例如OpenAI的GPT，具有惊人的理解和生成语言的能力。它们可用于广泛的自然语言处理任务，包括文本生成、翻译、摘要、情感分析等。大型语言模型通常使用深度学习技术构建，特别是使用Transformer架构。Transformer是一种神经网络模型，擅长捕获序列中的长

FPGA技术联盟·2023-12-14 12:00

Redis查询之RediSearch和RedisJSON讲解

目前RedisMod中包含了如下增强模块：RediSearch：一个功能齐全的搜索引擎；RedisJSON：对JSON类型的原生支持；RedisTimeSeries：时序数据库支持；RedisGraph

上善若泪·2023-12-12 13:58

干货分享 | TSMaster小程序启动和停止的自动化控制流程

在实际应用场景中，用户常常需要按一定逻辑和时序来控制TSMaster内置功能模块的启动和停止，TSMaster软件内置有C/Python小程序和图形程序，开发者可以通过编程对这些模块的运行进行精确控制。

TOSUN同星·2023-12-06 22:36

【23-24 秋学期】NNDL 作业9 RNN - SRN

1.实现SRNRNN【循环神经网络】通过使用带自反馈的神经元，能够处理任意长度的时序数据，如下图所示：图来自【RNN及其简单Python代码示例_rnnpython代码-CSDN博客】而SRN，也就是简单循环神经网络

今天也是元气满满的一天呢·2023-12-06 21:17

FPGA-EEPROM读写记录

整篇文章会首先对AT24C64技术文档进行分析，其次分析AT24C64在FPGA上的引脚分配情况，最后逐步分析正点原子给出的Verilog代

Authony.·2023-12-06 18:22

verilog语法tips

近来有感于技能不足了，所以继续学习FPGA、ASIC相关基础知识，分享一点微不足道的经验，也希望各位大佬多多指点蛤（软件工具：ISE）。

我喜欢唱跳rap打篮球·2023-12-06 15:35

K7系列FPGA多重启动(Multiboot)

Xilinx家的FPGA支持多重启动功能（Multiboot），即可以从多个bin文件中进行选择性加载，从而实现对系统的动态更新，或系统功能的动态调整。

今朝无言·2023-12-06 14:56

Quartus II 13.1入门使用方法

QuartusII是由AlteraCorporation（现为英特尔旗下的IntelProgrammableSolutionsGroup）发布的一款综合性的FPGA设计软件。

Tony小周·2023-12-06 14:26

[原创] FPGA级联之JTAG烧录

根据客户产品需求，需要评估并转换出设计方案，公司对于产品成本的敏感，一片大容量芯片是足够了，但是价格高，两片芯片价格叠加低于一片大容量FPGA芯片，自然双芯片处理就成为了首选。

佣兵之王@大青山·2023-12-06 14:55

FPGA串口接收解帧、并逐帧发送有效数据-2

FPGA串口接收解帧、并逐帧发送有效数据工程实现的功能：FPGA串口接收到串口调试助手发来的数据，将其数据解帧。

灵风_Brend·2023-12-06 14:25

推荐频道

FPGA时序

innovus：generateRCFactor对比第三方spef方法

【论文阅读】Video-to-Video Synthesis

性能监控体系：InfluxDB & Grafana & Prometheus

docker安装配置prometheus+node_export+grafana

CPU、MCU、MPU、DSP、FPGA各是什么？有什么区别？

时序分解 | Matlab实现DBO-VMD基于蜣螂优化算法优化VMD变分模态分解时间序列信号分解

回归预测 | MATLAB实现IBL-LSSVM【23年新算法】逻辑优化算法优化最小二乘支持向量机的数据回归预测 （多指标，多图）

多维时序 | MATLAB实现RIME-LSSVM【23年新算法】基于霜冰优化算法(RIME)优化最小二乘向量机(LSSVM)多变量时间序列预测

【FPGA】Quartus18.1打包封装网表文件（.qxp）详细教程

【INTEL（ALTERA）】 quartus F-Tile HDMI 英特尔 FPGA IP设计示例无法正常工作怎么办

【INTEL（ALTERA）】 quartus版本 21使用SDI II IP出现错误：无法生成示例设计example_design

【INTEL（ALTERA）】quartus报错UVM_FATAL [cxl_tb_top_initialize] Gen5 链接失败。超时怎么办

Xilinx FPGA——ISE时序约束“建立时间不满足”问题解决记录

基于FPGA的温度控制系统设计（论文+源码）

【FPGA/verilog -入门学习3】verilog脉冲计数

西南科技大学数字电子技术实验三（MSI逻辑器件设计组合逻辑电路及FPGA的实现）FPGA部分

【XILINX】记录ISE/Vivado使用过程中遇到的一些warning及解决方案

FPGA就业领域指南

集成电路要学习哪些课程？

按照这4步走，不走弯路学习FPGA

FPGA内部资源介绍（4）BLOCK RAM

梧桐

为什么FPGA是战略芯片？

GEE——利用Landsat系列数据集进行1984-2023EVI指数趋势分析

【FPGA图像处理实战】- 图像处理前景如何？就业前景如何？

风速预测（二）基于Pytorch的EMD-LSTM模型

风速预测（一）数据集介绍和预处理

HLS(一)Vivado高层次综合概述

Xilinx原语详解——IBUFDS & OBUFDS

高云GW1NSR-4C开发板M3硬核应用

FPGA高端项目：UltraScale GTH + SDI 视频编解码，SDI无缓存回环输出，提供2套工程源码和技术支持

基于FPGA的视频接口之高速IO(SATA)

【FPGA/verilog -入门学习10】verilog 查表法实现正弦波形发生器

【FPGA/verilog -入门学习6】verilog频率计数器

【FPGA/verilog -入门学习2】verilog 生成上升沿下降沿脉冲

【FPGA/verilog -入门学习4】verilog 实现多路脉冲计数

vivado时序方法检查6

超大规模集成电路设计----FPGA时序模型及FSM的设计（八）

FPGA与CPLD的区别与联系

什么是FPGA原型验证？

用于 ChatGPT 的 FPGA 加速大型语言模型

Redis查询之RediSearch和RedisJSON讲解

干货分享 | TSMaster小程序启动和停止的自动化控制流程

【23-24 秋学期】NNDL 作业9 RNN - SRN

FPGA-EEPROM读写记录

verilog语法tips

K7系列FPGA多重启动(Multiboot)

Quartus II 13.1入门使用方法

[原创] FPGA级联之JTAG烧录

FPGA串口接收解帧、并逐帧发送有效数据-2

回归预测 | MATLAB实现IBL-LSSVM【23年新算法】逻辑优化算法优化最小二乘支持向量机的数据回归预测（多指标，多图）