FPGA时序

特权FPGA 第二章 笔记

1.应用领域，与传统处理器比，实时性是一大优势；信号处理，协议接口;2.功能仿真，时序约束；3.注释应解释与实现的功能相关，而不是该语句本身；4.
chinxue2008·2023-12-15 11:25

特权FPGA学习笔记

门电路，省去了HDL语言的中间转换，可以看作是C向C#的演进，基于zynq面向以前使用C的开发人员，但是个人觉得，HDL存在且未被C取代，工具的着眼点就是面向底层调参，而把中间硬件参屏蔽掉，直接面向业务，FPGA
chinxue2008·2023-12-15 11:25

西南科技大学数字电子技术实验七（4行串行累加器设计及FPGA实现）FPGA部分

3、掌握VerilogHDL的组合和时序逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。
Myon⁶·2023-12-15 11:46

Prometheus时序数据库-磁盘中的存储结构

本文转载自解bug之路作者alchemystarlzy前言之前的文章里，笔者详细描述了监控数据在Prometheus内存中的结构。而其在磁盘中的存储结构，也是非常有意思的,关于这部分内容，将在本篇文章进行阐述。磁盘目录结构首先我们来看Prometheus运行后，所形成的文件目录结构在笔者自己的机器上的具体结构如下:prometheus-data    |-01EY0EH5JA3ABCB0PXHAP
jeanron·2023-12-15 10:00

数字滤波器：MATLAB常用函数

数字滤波器：MATLAB常用函数数字滤波器的MATLAB与FPGA实现AlteraVerilog版第2版MATLAB预备函数知识1MATLAB常用的信号产生函数  在进行数字信号处理仿真或设计时，经常需要产生随机信号
小小低头哥·2023-12-15 10:54

【Verilog】 FPGA程序设计---Verilog基础知识

目录Verilog和VHDL区别Verilog和C的区别Verilog基础知识1Verilog的逻辑值2Verilog的标识符3Verilog的数字进制格式4Verilog的数据类型1)寄存器类型2)线网类型3)参数类型5Verilog的运算符1)算术运算符2)关系运算符3)逻辑运算符4)条件运算符5)位运算符6)移位运算符7)拼接运算符8)运算符的优先级Verilog程序框架1注释2关键字3程序
无损检测小白白·2023-12-15 10:21

Quartus II + Modelsim 脚本仿真

软件版本：Intel®Quartus®PrimeDesignSuite:23.2方式参考附件Intel官方文档：Questa*-Intel®FPGAEditionQuick-Start:Intel®Quartus
GBXLUO·2023-12-15 10:20

4K与8K 图像传输时序

1、4K与8K图像传输的时序图note：时序的起始点参考DE的fallingedge2、4K与8K图像传输的时序4K图像时序参数FieldRateVICFigHfrontHsyncHbackHpolVfrontVsyncVbackVpolLnReferenceStandard50Hz96
GBXLUO·2023-12-15 10:20

【FPGA】数字电路设计基础

在IC/FPGA逻辑设计里面，一般只能处理数字信号，当然，现在有一些高端的FPGA，
无损检测小白白·2023-12-15 10:41

移植Modelsim仿真工程

环境软件路径公司PC1QuartusIIPrimePro21.4C:\intelfpga_pro\21.4\quartus\bin64\qpro.exeModelSimSE-6410.5C:\modeltech64
GBXLUO·2023-12-15 10:11

24秒篮球计数器

24秒定时电路器，他由秒脉冲发生器、计时器、编码显示电路、报警电路和辅助时序控制电路5个部分组成。
程序老猫·2023-12-15 09:42

GDPU 计算机组成原理实验 累加器

随机存取存储器R0：R0寄存器控制信号LDxx（load）：从总线输入（加载）数据到xxxx-B：从xx输送数据到总线数据通路总框图运算类型‍电路预设置累加器电路图源文件将DR1、DR2和AR的-MR位置1，时序发生器的
兑生·2023-12-15 08:57

单片机——通信协议（FPGA+c语言应用之spi协议解析篇）

引言串行外设接口(SPI)是微控制器和外围IC（如传感器、ADC、DAC、移位寄存器、SRAM等）之间使用最广泛的接口之一。本文先简要说明SPI接口，然后介绍ADI公司支持SPI的模拟开关与多路转换器，以及它们如何帮助减少系统电路板设计中的数字GPIO数量。SPI是一种同步、全双工、主从式接口。来自主机或从机的数据在时钟上升沿或下降沿同步。主机和从机可以同时传输数据。SPI接口可以是3线式或4线式
我来挖坑啦·2023-12-15 07:09

使用monocle 2进行拟时序分析

monocle做拟时序分析首先要构建CDS需要3个矩阵：expr.matrix、pd、fd，其次将Seurat中的对象转换为monocle识别的对象。
Seurat_Satija·2023-12-15 05:23

实验二 龙芯平台组合逻辑电路实验HEBUT

实验项目名称实验二龙芯平台组合逻辑电路实验实验成绩实验者D.D.D.专业班级实验日期2023年5月19日一、实验目的1.熟悉龙芯实验平台；2.熟悉Vivado软件使用及fpga编程过程；3.熟悉数码管原理
FellAveal·2023-12-15 05:18

深度学习之全面了解网络架构

2.在时序应用中，我能否重用基于图像数据训练的架构？3.对于时序回归，我该如何选择合适的方法？4.对于小型数据集，我应该使用哪种网络架构？◆◆◆◆引言网络架构定义了深度
叁苏言·2023-12-15 04:20

IIC和SPI结合实现室内温度计

define__IIC_H__#include"stm32mp1xx_gpio.h"#include"stm32mp1xx_rcc.h"#include"gpio.h"/*通过程序模拟实现I2C总线的时序和协议
cwlden·2023-12-15 03:12

EOS.IO技术白皮书

1.背景2.区块链应用的要求支持成百上千的用户免费使用简单升级和bug修复低延时时序性能：一些应用因为顺序依赖关系的执行步骤而不能使用并发算法实现。
MichelleZm·2023-12-15 02:22

innovus：generateRCFactor对比第三方spef方法

拾陆楼知识星球入口preroute/postroute以及signoff工具之间rcfactor直接影响，各阶段时序与最终signoff工具之间的差别。
拾陆楼·2023-12-15 02:59

【论文阅读】Video-to-Video Synthesis

Vid2Vid建立在pix2pixHD基础之上，加入时序约
李加号pluuuus·2023-12-15 01:41

性能监控体系：InfluxDB & Grafana & Prometheus

InfluxDB是一个由InfluxData开发的，开源的时序型数据库。它由Go语言写成，着力于高性能地查询与存储时序型数据。
bug捕手·2023-12-15 00:29

docker安装配置prometheus+node_export+grafana

简介Prometheus是一套开源的监控+预警+时间序列数据库的组合，Prometheus本身不具备收集监控数据功能，通过获取不同的export收集的数据，存储到时序数据库中。
骑马的蜗牛·2023-12-15 00:28

CPU、MCU、MPU、DSP、FPGA各是什么？有什么区别？

1、CPU中央处理器，简称CPU（CentralProcessingUnit），中央处理器主要包括两个部分，即控制器、运算器，其中还包括高速缓冲存储器及实现它们之间联系的数据、控制的总线。电子计算机三大核心部件就是CPU、内部存储器、输入/输出设备。中央处理器的功效主要为处理指令、执行操作、控制时间、处理数据.CPU历史发展：Intel于1971年发售了自己的第一款4位微处理器，设计与ROM400
风禾万里·2023-12-14 23:51

时序分解 | Matlab实现DBO-VMD基于蜣螂优化算法优化VMD变分模态分解时间序列信号分解

时序分解|Matlab实现DBO-VMD基于蜣螂优化算法优化VMD变分模态分解时间序列信号分解目录时序分解|Matlab实现DBO-VMD基于蜣螂优化算法优化VMD变分模态分解时间序列信号分解效果一览基本介绍程序设计参考资料效果一览基本介绍
机器学习之心·2023-12-14 23:26

回归预测 | MATLAB实现IBL-LSSVM【23年新算法】逻辑优化算法优化最小二乘支持向量机的数据回归预测 （多指标，多图）

MATLAB实现IBL-LSSVM【23年新算法】逻辑优化算法优化最小二乘支持向量机的数据回归预测（多指标，多图）效果一览基本介绍程序设计参考资料效果一览基本介绍1.多特征输入单输出，回归预测也可以替换为分类或时序预测
机器学习之心·2023-12-14 23:26

多维时序 | MATLAB实现RIME-LSSVM【23年新算法】基于霜冰优化算法(RIME)优化最小二乘向量机(LSSVM)多变量时间序列预测

多维时序|MATLAB实现RIME-LSSVM【23年新算法】基于霜冰优化算法(RIME)优化最小二乘向量机(LSSVM)多变量时间序列预测目录多维时序|MATLAB实现RIME-LSSVM【23年新算法
机器学习之心·2023-12-14 23:26

【FPGA】Quartus18.1打包封装网表文件（.qxp）详细教程

当我们在做项目的过程中，编写的底层Verilog代码不想交给甲方时怎么办呢？此时可以将源代码打包封装成网表文件（.qxp）进行加密，并且在工程中进行调用。QuartusII的.qxp文件为QuartusIIExportedPartition，用于创建综合或者PAR之后的网表文件。一、.qxp文件打包封装步骤在QuartusII的ProjectNavigator中选中欲创建qxp的module文件，
白码王子小张·2023-12-14 22:26

【INTEL（ALTERA）】 quartus F-Tile HDMI 英特尔 FPGA IP设计示例无法正常工作怎么办

项目场景：quartusF-TileHDMI英特尔FPGAIP设计示例无法正常工作。
神仙约架·2023-12-14 22:55

【INTEL（ALTERA）】 quartus版本 21使用SDI II IP出现错误：无法生成示例设计example_design

项目场景：quartus版本21SDIIIFPGAIP设计示例生成失败怎么办原因分析：适用于Windows*的英特尔®Quartus®PrimeProEdition软件版本21.3和版本21.4以及英特尔
神仙约架·2023-12-14 22:55

【INTEL（ALTERA）】quartus报错UVM_FATAL [cxl_tb_top_initialize] Gen5 链接失败。超时怎么办

项目场景：由于英特尔®Quartus®PrimeProEdition软件版本23.1存在一个问题，您在运行ComputeExpressLink*（CXL*）Type3设计示例的R-Tile英特尔®FPGAIP
神仙约架·2023-12-14 22:24

Xilinx FPGA——ISE时序约束“建立时间不满足”问题解决记录

一、现象最近使用赛灵思的FPGA设计项目时，出现时序约束失效问题。点进去发现如下：一个始终约束没有生效，有多处报错。二、原因出现这个问题的原因是，建立时间不满足。
仲南音·2023-12-14 22:21

基于FPGA的温度控制系统设计（论文+源码）

1.系统设计本次基于FPGA的智能温度控制系统，以FPGA为控制核心，采用自顶向下的设计方法，按照模块化设计的思路分别实现各个模块，再加以整合实现整个系统，从而达到了温度控制的目的。
沐欣工作室_lvyiyi·2023-12-14 22:49

【FPGA/verilog -入门学习3】verilog脉冲计数

需求:1,在EN为高电平时，对输入的Pluse脉冲计数，每个上升沿计数一次2，EN为低电平时，输出计数值和计数完成状态需求分析:输入输出输入：clk，rest_n,i_en,pluse输出：o_cnt,o_state操作步骤输入端推进：步骤1，对pluse进行脉冲边沿检测，识别出每次上升沿，用于后续的计数输出端获取：步骤2，对输出o_state实现方式：在每一次en=0时识别为计数结束。可以用脉冲
王者时代·2023-12-14 22:17

西南科技大学数字电子技术实验三（MSI逻辑器件设计组合逻辑电路及FPGA的实现）FPGA部分

一、实验目的进一步掌握MIS（中规模集成电路）设计方法。通过用MIS译码器、数据选择器实现电路功能，熟悉它们的应用。进一步学习如何记录实验中遇到的问题及解决方法。二、实验原理1、4位奇偶校验器Y=S7i=0DiMiD0=D3=D5=D6=DD1=D2=D4=D7=`D2、组合逻辑电路F=A`BC+`A(B+C)=A`BC+`AB(C+`C)+`AC(B+`B)=m1+m2+m3+m5=(`m1`m
Myon⁶·2023-12-14 22:46

【XILINX】记录ISE/Vivado使用过程中遇到的一些warning及解决方案

前言XILINX/AMD是大家常用的FPGA，但是在使用其开发工具ISE/Vivado时免不了会遇到很多warning，(大家是不是发现程序越大warning越多？)
神仙约架·2023-12-14 22:44

FPGA就业领域指南

用FPGA做哪个方向，这个问题应该会出现在很多FPGA开发者的脑海里，特别是初学者，和计算机专业去互联网大厂的，亦或是学金融去投行和证券公司的比起来，选择FPGA可能算是入错行了，至少在工资上来说，差距是肉眼可见的
程老师讲FPGA·2023-12-14 20:30

集成电路要学习哪些课程？

学习数字电路可以帮助学生掌握数字电路中的基本原理和设计方法，包括布尔代数、卡诺图、组合逻辑设计和时序逻辑设计等内容。2.模拟电路模拟电路
程老师讲FPGA·2023-12-14 20:00

按照这4步走，不走弯路学习FPGA

Fpga从以往的边缘芯片到如今的热门，意味着国产芯片已经逐渐成为主流，国产芯片最终会取代国外芯片成为技术的核心。
程老师讲FPGA·2023-12-14 20:00

FPGA内部资源介绍（4）BLOCK RAM

FPGA内部资源基础知识第四弹来啦！
程老师讲FPGA·2023-12-14 20:29

梧桐

其实只是桐叶易落，并不是对于时序有特别敏感的“物性”。梧桐落叶早，但不是很快就落尽。《唐明皇秋夜梧桐雨》证明秋后梧桐还是有叶子的，否则雨落在光秃秃的枝干上，不
青朋优多·2023-12-14 20:15

为什么FPGA是战略芯片？

FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物，它是作为一种半定制电路而出现的，既解决了定制电路的不足
程老师讲FPGA·2023-12-14 20:54

GEE——利用Landsat系列数据集进行1984-2023EVI指数趋势分析

简介：利用Landsat系列数据集进行1984-2023EVI指数趋势分析其主要目的是进行长时序的分析，这里我们选用EVI指数，然后进行了4个月的分析，查看其最后的线性趋势以及分布状况。
此星光明·2023-12-14 20:09

【FPGA图像处理实战】- 图像处理前景如何？就业前景如何？

图像处理是FPGA应用的主要领域之一，图像处理数据量特别大且对实时性处理要求高的场景，这恰好能发挥FPGA流水线可实时处理的优势。那么FPGA图像处理的前景如何？
FPGA入门到精通·2023-12-14 19:31

风速预测（二）基于Pytorch的EMD-LSTM模型

Pytorch的EMD-LSTM模型预测3.1数据加载，训练数据、测试数据分组，数据分batch3.2定义EMD-LSTM预测模型3.3定义模型参数3.4模型结构3.5模型训练3.6结果可视化往期精彩内容:时序预测
建模先锋·2023-12-14 17:12

风速预测（一）数据集介绍和预处理

往期精彩内容：Python-凯斯西储大学（CWRU）轴承数据解读与分类处理电能质量扰动信号数据介绍与分类-Python实现Python房价分析（一）pyton爬虫时序预测：LSTM、ARIMA、Holt-Winters
建模先锋·2023-12-14 17:42

HLS(一)Vivado高层次综合概述

目录1.什么是FPGA？
优秀的守夜人·2023-12-14 14:21

Xilinx原语详解——IBUFDS & OBUFDS

  在使用FPGA时，往往会用到一些差分信号，比如HDMI接口，LVDS接口的ADC、显示器等等设备，而FPGA内部往往只会使用单端信号，就需要完成单端信号和差分信号的相互转换，xilinx提供了两个原语对所有
电路_fpga·2023-12-14 13:25

高云GW1NSR-4C开发板M3硬核应用

2.FPGA综合：解压文件，打开\Gowin_EMP
SDAU2005·2023-12-14 13:52

FPGA高端项目：UltraScale GTH + SDI 视频编解码，SDI无缓存回环输出，提供2套工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的GT高速接口解决方案我目前已有的SDI编解码方案3、详细设计方案设计框图3G-SDI摄像头LMH0384均衡EQUltraScaleGTH的SDI模式应用UltraScaleGTH基本结构参考时钟的选择和分配UltraScaleGTH发送和接收处理流程UltraScaleGTH发送接口UltraScaleGTH接收接口UltraScaleGTHIP核
9527华安·2023-12-14 13:44

基于FPGA的视频接口之高速IO(SATA)

FPGA实现SSD硬盘的存储，有点在于速度优势（可达到200MB/s
Eidolon_li·2023-12-14 13:05
上一页 40 41 42 43 44 45 46 47 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他