E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA时序
加密挖矿、AI发展刺激算力需求激增!去中心化算力时代已来临!
行业对算力的真实需求,也极大推动了芯片厂商的发展,矿机芯片经历了CPU、GPU、
FPGA
、ASIC等发展阶段。在PoW共识机制的大背景下,算力的付出为链的安全性提供保障。
链科天下
·
2023-12-03 10:36
区块链
【论文阅读】CAN网络中基于
时序
信道的隐蔽认证算法
文章目录摘要一、引言和动机A相关工作二、背景及实验设置A以前工作中的时钟偏差和局限性B.最坏到达时间C.安装组件三、优化流量分配A.问题陈述B.优化帧调度四、协议和结果A.主协议B.对手模型C.优化流量和单一发送者的结果D.多发送方情况和噪声信道E.信道数据速率,安全级别和对最坏情况到达时间的影响摘要以前的研究工作已经认可了使用延迟和时钟偏移来检测在CAN总线上通信的入侵或指纹识别控制器。最近,C
人工智能有点
·
2023-12-03 09:37
CAN总线
网络
汽车
论文阅读
基于Intel Ai Analytics Toolkit 及边缘计算的溶氧预测水产养殖监测方案
基于AI的淡水养殖水质溯源、优化系统方案前言一、关键需求及方案概述二、方案设计预测机制LSTM模型基于intelAI的
时序
水质分析模型与分类模型优化三、实战分析1、方案简述2、数据分析预处理特征类型处理特征分布分析
木斯佳
·
2023-12-03 07:56
人工智能
边缘计算
点赞梁庆成《行香子 拜年》
行香子拜年冰雪清尘,
时序
开新,快然事、佳节逢春。窗花剪柳,燕子衔云。更茶香净,诗香醉,酒香醇。五福临门,爆竹迎神。吉祥语、最要情真。千般祈愿,三句能陈。祝体常健,心常顺,乐常闻。
海石屋主人
·
2023-12-03 06:21
使用 DMA 在
FPGA
中的 HDL 和嵌入式 C 之间传输数据
使用DMA在
FPGA
中的HDL和嵌入式C之间传输数据该项目介绍了如何在PL中的HDL与
FPGA
中的处理器上运行的嵌入式C之间传输数据的基本结构。
OpenFPGA
·
2023-12-03 05:52
fpga开发
c语言
开发语言
文学史上的“建安风骨”:天下三分月色,两分尽在曹家
“建安风骨”的名称最早出于于刘勰《文心雕龙》中的《风骨》篇中道:《文心雕龙》中的《
时序
》篇中说道
泠江阅读
·
2023-12-03 05:49
中国湖泊面积-水位长
时序
数据产品(2000-2020)
今天我们分享中国湖泊面积-水位长
时序
数据产品(2000-2020)该数据集包含中国典型湖泊2000-2020年最大水体面积、多年平均面积、水位变化速率及空间分布矢量。
DataAssassin
·
2023-12-03 03:37
数据挖掘
调试备忘录-SWD协议解析
目录--点击可快速直达文章目录写在前面1 SWD协议简介2 SWD物理层协议解析2.1 SWD通信
时序
分析2.2 SWD寄存器简介2.2.1 DP寄存器2.2.2 AP寄存器2.3 SWD
Snow_2018
·
2023-12-03 02:42
调试备忘录
嵌入式
STDP突触设计(一)
最近看了很多的STDP的工作原理,比如SNN系列|学习算法篇(6)脉冲
时序
依赖可塑性STDP_脉冲时间依赖可塑性-CSDN博客Spike-TimingDependentPlasticity-Scholarpedia
黄芍药
·
2023-12-03 01:51
分布式模拟脉冲神经网络
算法
区间预测 | Matlab实现BP-KDE的BP神经网络结合核密度估计多变量
时序
区间预测
区间预测|Matlab实现BP-KDE的BP神经网络结合核密度估计多变量
时序
区间预测目录区间预测|Matlab实现BP-KDE的BP神经网络结合核密度估计多变量
时序
区间预测效果一览基本介绍程序设计参考资料效果一览基本介绍
机器学习之心
·
2023-12-03 01:43
区间预测
BP-KDE
BP神经网络
核密度估计
多变量时序
区间预测
时序
预测 | Python实现TCN时间卷积神经网络时间序列预测(多图,多指标)
时序
预测|Python实现TCN时间卷积神经网络时间序列预测(多图,多指标)目录
时序
预测|Python实现TCN时间卷积神经网络时间序列预测(多图,多指标)预测效果基本介绍环境准备程序设计参考资料预测效果基本介绍
机器学习之心
·
2023-12-03 00:27
#
TCN时间卷积神经网络
TCN
时间卷积神经网络
时间序列预测
51单片机---DS1302时钟的使用(含源码)
写在前面:本节我们学习了51单片机的DS1302的相关内容,包括原理,电路图,相关寄存器的设置以及
时序
;完成了利用LCD1602与晶体管的结合,实现了时钟显示;如果只需代码,直接转至文末百度网盘;在前面的定时器章节学习中
King~30+
·
2023-12-02 23:05
51单片机
51单片机
嵌入式硬件
单片机
FPGA
学习之Verilog语言入门指导(嵌入式)
FPGA
学习之Verilog语言入门指导(嵌入式)Verilog是一种硬件描述语言(HDL),广泛用于
FPGA
(可编程逻辑器件)的设计和开发。
技术无限探索
·
2023-12-02 22:57
fpga开发
学习
嵌入式
monocle 轨迹图改颜色
我们在采用monocle做细胞拟
时序
分析的时候,常常会不满意于原图的配色,而软件自带的配色是根据降维后分出的celltype进行颜色的分类的plot_cell_trajectory(HSMM,color_by
小潤澤
·
2023-12-02 18:21
FPGA
系列:1、
FPGA
/verilog源代码保护:基于Quartus13.1平台保护verilog源码发给第三方但不泄露源码
catlog需求具体步骤工程描述去掉相关调试文件切换顶层模块并导出相应模块为网表文件切换回原顶层模块并添加相应保护模块的qxp文件再次编译工程注意事项parameter参数参考:需求有时需要将源码交付给第三方,但是源码中部分模块涉及到的核心代码无法暴漏给第三方。因此,我们需要一种能够让第三方拿到源码对部分参数进行修改、但同时又无法触及到核心代码的代码保护方法。本文结合部分资料,给出了如何将quar
天城寺电子
·
2023-12-02 18:08
FPGA
fpga开发
TCP简介及特性
TCP为了保证报文传输的可靠性,会对每一个包进行编号,同
时序
号也能保证接收端在接收数据的时候可以按序接收。接收端在接到数据后会返回一个相应的应
helloworld的传说
·
2023-12-02 16:12
TCP
网络
【三哥说技术】第一集 从小白到高手课程安排和介绍硬件、嵌入式软件、app、云平台、
FPGA
以及AI人工智能
【三哥说技术】第一集从小白到高手课程安排和介绍包括硬件、嵌入式软件、app、云平台、
FPGA
以及AI人工智能【三哥说技术】第一集从小白到高手课程安排和介绍,课程包括硬件、嵌入式软件、app、云平台、
FPGA
柔贝特三哥
·
2023-12-02 16:09
机器人及相关
uni-app
stm32
嵌入式硬件
物联网
fpga开发
arm开发
硬件工程
25_PyTorch的十九个损失函数(L1Loss、MSELoss、CrossEntropyLoss 、CTCLoss、NLLLoss、PoissonNLLLoss 、KLDivLoss等)
PyTorch的十九个损失函数1.20.1.L1Loss(L1范数损失)1.20.2.MSELoss(均方误差损失)1.20.3.CrossEntropyLoss(交叉熵损失)1.20.4.CTCLoss(连接
时序
分类损失
涂作权的博客
·
2023-12-02 14:29
#
Pytorch学习笔记
软件设计中如何画各类图之三
时序
图:理解对象交互顺序的利器
目录1前言2符号及说明2.1对象(Object)2.2生命线(Lifeline)2.3消息(Message)2.4激活(Activation)3画
时序
图的步骤3.1确定参与对象3.2绘制生命线3.3添加消息
cooldream2009
·
2023-12-02 13:26
软件设计中如何画各类图
时序图
UML
基于Java+SpringBoot+vue+elementui图书管理统设计实现
2.1可行性分析2.1.1技术可行性2.1.2经济可行性2.1.3操作可行性2.2系统性能分析2.3系统功能需求分析2.3.1管理员用例需求如图所示2.3.2用户功能需求如图所示:2.3.3用户登录注册
时序
图
奥斯卡1号
·
2023-12-02 12:32
Java毕业设计
java
spring
boot
vue.js
图书管理系统
图书商城系统
使用Docker Compose搭建CIG监控平台
InfluxDB是一个开源的分布式
时序
、时间和指标数据库,用于存储CAdvisor收集的数据。Granfana则是一个开源的数据监控分析可视化平台,用于展示图表。通
魔法恐龙: )
·
2023-12-02 11:37
环境部署
docker
GoWin
FPGA
--- startup2
clockClickTools\IPCoreGenerator\rPLL,andopentheconfigurefile原语forClock双击选项,生产对应的代码,Copy到制定的地点。右侧有对应的说明文件
Kent Gu
·
2023-12-02 09:25
FPGA
其他
【数字图像处理】边缘检测
本文主要介绍数字图像边缘检测的基本原理,并记录在紫光同创PGL22G
FPGA
平台的布署与实现过程。
洋洋Young
·
2023-12-02 09:55
【FPGA
数字图像处理】
fpga开发
数字图像处理
紫光同创
FPGA
纯verilog实现 LZMA 数据压缩,提供工程源码和技术支持
FPGA
纯verilog实现LZMA数据压缩,提供工程源码和技术支持目录1、前言2、我这儿已有的
FPGA
压缩算法方案3、
FPGA
LZMA数据压缩功能和性能4、
FPGA
LZMA数据压缩设计方案输入输出接口描述数据处理流程
hexiaoyan827
·
2023-12-02 09:21
fpga开发
高速信号处理
LZMA
数据压缩
FPGA压缩算法方案
加速计算
北邮22级信通院数电:Verilog-
FPGA
(12)第十二周实验(2)彩虹呼吸灯
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分二.管脚分配三.实验效果一.代码部分rainbow_breathing_light.vmodulepwm(input[7:0]duty,inputclk,outputregout);reg[7:
青山入墨雨如画
·
2023-12-02 09:51
北邮22级信通院数电实验
fpga开发
FPGA
时序
分析与
时序
约束(一)
一、为什么要进行
时序
分析和
时序
约束PCB通过导线将具有相关电气特性的信号相连接,这些电气信号在PCB上进行走线传输时会产生一定的传播延时。
STATEABC
·
2023-12-02 09:50
#
FPGA时序分析与约束
fpga开发
Verilog
时序分析
时序约束
北邮22级信通院数电:Verilog-
FPGA
(12)第十二周实验(1)设计一个汽车尾灯自动控制系统
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.题目要求二.代码部分2.1car_system.v2.2divide.v三.管脚分配四.实现效果一.题目要求设计一个汽车尾灯自动控制系统,要求根据汽车行驶状态自动控制汽车尾灯:直行:尾灯不亮;右转:右侧
青山入墨雨如画
·
2023-12-02 09:49
北邮22级信通院数电实验
fpga开发
【代码】CNN-GRU-Attention基于卷积神经网络和门控循环单元网络结合注意力机制的多变量回归预测
该模型主要借助一维卷积单元提取数据的高维特征,GRU单元学习数据中的
时序
特征,并通过引入注意力机制加强重要特征的学习,实现对超长序列的学习。基于卷积神经网络和门控循环单元网络结合注意力机制的多变量回归
玉子(代码分享版)
·
2023-12-02 09:56
cnn
gru
网络
LCD驱动电路IC简述
Panel模块驱动图示1.Panel内部驱动2.驱动原理框图2.1.1TCON(TimingController):
时序
控制器。主要功能为数据的转换及
时序
控制信号生成。
WPG大大通
·
2023-12-02 08:28
Novatek产线
驱动IC
Pgamma
Panel
【验证技能】数字IC后仿真总结
IC后仿真一、后仿真理解后仿真是什么前仿真、后仿真和形式验证的区别静态仿真和动态仿真的区别:静态
时序
分析和动态
时序
仿真各有什么特点为什么有了静态
时序
分析(STA)还要进行后仿?
飓风_数字IC验证
·
2023-12-02 07:48
验证技能
硬件工程
KaiwuDB 多模数据库-
时序
性能优化
随着物联网领域的快速发展,
时序
数据的产生和处理需求不断增长。为了满足实时性、高效性和准确性的要求,数据库需要进行
时序
性能优化,以提供快速的数据写入、实时查询和高效的数据存储与处理能力。
KaiwuDB 数据库
·
2023-12-02 05:11
数据库
FreeRTOS-临界段代码保护及任务调度器挂起与恢复
使用场景:(1)外设初始化,如:IIC、SPI等
时序
要求严格的外设,初始化的过程不能被打断。(2)系统自身需求,如:FreeRTOS源码中,部分代码不可被打断。
BowenLi553
·
2023-12-02 04:50
stm32
单片机
FreeRTOS-临界段代码保护及调度器挂起与恢复
适用场合:外设:需要严格按照
时序
初始化的外设:IIC、SPI等;系统:系统自身需求;用户:用户需求。FreeRTOS在进入临界段代码时需要关闭中断,当处理完临界段代码以后再打开中断。
爱折腾的捣蛋鬼
·
2023-12-02 04:47
RTOS
学习
开发语言
八、FreeRTOS之FreeRTOS临界段代码保护及调度器挂起与恢复
临界段代码保护函数介绍(掌握)3,任务调度器的挂起和恢复(熟悉)4,课堂总结(掌握)一、临界段代码保护简介(熟悉)什么是临界段:临界段代码也叫做临界区,是指那些必须完整运行,不能被打断的代码段适用场合如:外设:需严格按照
时序
初始化的外设
I am Supreme
·
2023-12-02 04:46
FreeRTOS实时操作系统
嵌入式软件
今夜雪纷纷,漫把梅心裹——水木诗社张强作品小辑
时序
匆匆情未了。春晓。记取花前曾一笑。【忆王孙】今年花胜去年春。柳外莺声更醉人。谱就相思笛韵新。寄王孙。行到天涯闻不闻。【江南春】孤棹起,杏花飞。浮云波渺渺,留客柳依依。
水木心艺
·
2023-12-02 03:58
InfluxDB使用场景
InfluxDB是一个开源的
时序
型数据库主要应用于以下场景:存储系统的监控数据:InfluxDB可以高效地存储系统监控数据,包括系统性能、事件、警报等信息,便于系统管理员进行实时监控和分析。
php转go
·
2023-12-02 01:17
【解决win10 64位系统下ISE14.7闪退问题】
【解决win1064位系统下ISE14.7闪退问题】在
FPGA
开发中,使用XilinxISE设计工具可以快速进行开发。但是在使用win1064位系统下的ISE14.7版本时,可能会遇到闪退的问题。
星光璀抱
·
2023-12-02 01:19
python
开发语言
matlab
STM32_CAN通讯波特率和采样点计算与设置
STM32_CAN通讯波特率设置CAN参数计算与设置CAN时钟STM32的CAN外设位
时序
中只包含3段,分别是同步段SYNC_SEG、位段BS1及位段BS2,采样点位于BS1及BS2段的交界处。
自小吃多
·
2023-12-01 22:37
stm32
嵌入式硬件
单片机
AcWing 2437:Splay树
【题目来源】https://www.acwing.com/problem/content/description/2439/【题目描述】给定一个长度为n的整数序列,初始
时序
列为{1,2,…,n−1,n}
hnjzsyjyj
·
2023-12-01 19:58
信息学竞赛
#
Splay树等
Splay树
陀螺仪器件选型MPU6050、BMX055、icm20602
二、区别MPU6050排除MPU6050系列传感器采用的IIC协议进行数据读取,读写速度较慢,软件IIC
时序
也过多的占用单片机
Cappi卡比
·
2023-12-01 18:40
本科生电子类竞赛
智能车
器件选型
单片机
嵌入式硬件
【ESP32-S3的开发】| 1.初识 ESP32-S3
第一章初识ESP32-S3【ESP32-S3的开发】前言一、ESP32-S3系列芯片介绍1.模组命名与内置芯片对应关系2.芯片命名规则二、硬件介绍1.板载模组外设2.硬件设计①Strapping管脚②上电
时序
要求
信仰爆炸
·
2023-12-01 17:07
ESP32S3
单片机
物联网
【【
FPGA
中断的介绍附上 上个MicroBlaze 代码的解析】】
FPGA
中断的介绍附上上个MicroBlaze代码的解析我们先附带上上一节MicroBlaze的blockdesign结构和代码本次实验参考自正点原子达芬奇开发板MicroBlaze开发我们可以看出我们圈画了一个中断控制器
ZxsLoves
·
2023-12-01 16:40
FPGA学习
fpga开发
【【
FPGA
之Micro Blaze的串口中断实验】】
FPGA
之MicroBlaze的串口中断实验我们在使用MicroBlaze进行嵌入式系统设计的时候,通常会用到AXIUartliteIP核与外部设备通信。
ZxsLoves
·
2023-12-01 16:40
FPGA学习
fpga开发
单片机
嵌入式硬件
【【
FPGA
的 MicroBlaze 的 介绍与使用 】】
FPGA
的MicroBlaze的介绍与使用可编程片上系统(SOPC)的设计在进行系统设计时,倘若系统非常复杂,采用传统
FPGA
单独用Verilog/VHDL语言进行开发的方式,工作量无疑是巨大的,这时调用
ZxsLoves
·
2023-12-01 16:30
FPGA学习
fpga开发
(六)prometheus+postgres_exporter+grafana监控
1.promentheus介绍prometheus是一款基于
时序
数据库的开源监控告警系统。1)PrometheusServer:用于收集和存储时间序列数据。
会飞的鸡毛
·
2023-12-01 15:02
监控方案
运维
时序
预测 | Python实现TCN时间卷积神经网络价格预测
时序
预测|Python实现TCN时间卷积神经网络时间序列预测目录
时序
预测|Python实现TCN时间卷积神经网络时间序列预测预测效果基本介绍模型描述程序设计参考资料预测效果基本介绍时间卷积网络,TCN。
机器学习之心
·
2023-12-01 14:15
#
TCN时间卷积神经网络
TCN
时间卷积神经网络
价格预测
时序
预测 | Python实现GA-TCN-LSTM遗传算法-时间卷积神经网络-长短期记忆网络时间序列预测
时序
预测|Python实现GA-TCN-LSTM遗传算法-时间卷积神经网络-长短期记忆网络时间序列预测目录
时序
预测|Python实现GA-TCN-LSTM遗传算法-时间卷积神经网络-长短期记忆网络时间序列预测预测效果基本介绍程序设计参考资料预测效果基本介绍使用先进的机器学习技术和优化算法开发石油产量预测模型
机器学习之心
·
2023-12-01 14:15
时序预测
python
GA-TCN-LSTM
GA-TCN
GA-LSTM
FPGA
串口接收解帧、并逐帧发送有效数据——1
FPGA
串口接收解帧、并逐帧发送有效数据工程实现的功能:
FPGA
串口接收到串口调试助手发来的数据,将其数据解帧。
灵风_Brend
·
2023-12-01 13:37
ZYNQ&FPGA实例
fpga开发
信息与通信
FPGA
架构和应用基础知识
FPGA
代表现场可编程门阵列,它是一种半导体逻辑芯片,可编程成几乎任何类型的系统或数字电路,类似于PLD。PLD仅限于数百个门,但
FPGA
支持数千个门。
EDA365电子论坛
·
2023-12-01 13:07
fpga
FPGA
架构
硬件设计
硬件
AI时代
FPGA
厂商与
FPGA
工程师该如何转型?
在嵌入式系统研发领域,随着产品AI化升级进程,原先设计常规数字系统的
FPGA
硬件工程师和系统软件设计师们都不得不面临技术转型的问题。
喜欢打酱油的老鸟
·
2023-12-01 13:06
人工智能
AI时代
FPGA
转型
上一页
43
44
45
46
47
48
49
50
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他