FPGA时序第50页

要学FPGA还要学单片机

当今，FPGA和单片机的应用非常广泛，在有FPGA知识的基础上，可以把FPGA作为主要的学习目标，单片机作为辅助技能。其实二者是相互促进的。

程老师讲FPGA·2023-12-16 05:55

如何分配FPGA管脚

如何有效的利用FPGA的资源，管脚分配也是必须考虑的一个重要问题。

程老师讲FPGA·2023-12-16 05:55

PHY芯片快速深度理解

摘要：什么是phy为什么要熟悉RJ45网口网络七层协议两个模块进行通信什么是MDIO协议MDIO的作用MDIO没那么重要MDIO读写时序为什么说读取的phy最多32个什么是phy物理层芯片称为PHY、数据链路层芯片称为

武汉海翎光电·2023-12-16 03:23

I2C 通信-stm32入门

因为I2C是同步时序，软件模拟协议也非常方便，目前也存在很多软件模拟I2C的代码，所以我们先介绍软件I2C，再介绍硬件I2C，至于哪个更方便，各自的优势和劣势，等介绍完后你应该会自有定论。

_Amor_·2023-12-16 02:58

多维时序 | MATLAB实现TSOA-TCN-Multihead-Attention多头注意力机制多变量时间序列预测

多维时序|MATLAB实现TSOA-TCN-Multihead-Attention多头注意力机制多变量时间序列预测目录多维时序|MATLAB实现TSOA-TCN-Multihead-Attention多头注意力机制多变量时间序列预测预测效果基本介绍模型描述程序设计参考资料预测效果基本介绍

机器学习之心·2023-12-16 01:08

学习深度强化学习---第1部分----RL介绍、基本模型、Gym介绍

文章目录1.1节强化学习简介1.2节强化学习的模型1.3节Gym介绍视频所在地址：深度强化学习的理论与实践经典的强化学习有三种：1、基于动态规划的强化学习、2、基于蒙特卡洛算法的强化学习、3、基于时序差分的强化学习

饿了就干饭·2023-12-16 00:41

详解 TCP 和 UDP

https://mp.weixin.qq.com/s/8iyxF1tT3JhyHKdyeF1uAg目录一、概述二、初始传输层2.1TCP2.2UDP2.3TCP和UDP的区别三、端口号3.1标准端口号3.2时序分配法四

子木呀·2023-12-16 00:01

基于FPGA的视频接口之高速IO

简介相对于其他视频接口来说，高速IO接口（以Xilinx公司为例，spartan6系列的GTP、Artix7系列的GTP，KENTEX7系列的GTX和GTH等）具有简化设计、充分利用FPGA资源、降低设计成本等功能

Eidolon_li·2023-12-16 00:59

基于FPGA的视频接口之高速IO（PCIE）

简介相对于其他高速IO接口应用，PCIE协议有专门的的IP来进行操作，通过8对输入高速IO，以及输出高速IO，来实现PCIEX8功能。原理框图原理图软件调用

Eidolon_li·2023-12-16 00:59

基于FPGA的视频接口之高速IO（光纤）

简介对于高速IO口配置光纤，现在目前大部分开发板都有配置，且也有说明，在此根据自己的工作经验以及对于各开发板的说明归纳通过高速IO接口，以及硬件配置，可以实现对于光纤的收发功能，由于GTX的速率在500Mbs到10Gbps之间，但通道高速io可配置光纤10G硬件，物理通完成，则可传输常见的光纤协议，例如UDP协议，FC-AC协议，ARINC818协议等来完成对于视频的发送和接收功能。原理框图如上图

Eidolon_li·2023-12-16 00:24

FPGA UltraScale GTY 全网最细讲解，aurora 8b/10b编解码，HDMI视频传输，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、详细设计方案设计框图视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包UltraScaleGTY全网最细解读UltraScaleGTY基本结构UltraScaleGTY参考时钟的选择和分配UltraScaleGTY发送和接收处理流程UltraScaleGTY发送接口UltraScaleGTY接收接口UltraScaleGTYI

9527华安·2023-12-15 23:10

FPGA高端项目：图像采集+UltraScale GTY + PCIE，aurora 8b/10b编解码+PCIE视频传输，提供工程源码和QT上位机源码和技术支持

9527华安·2023-12-15 23:10

FPGA UltraScale GTY 全网最细讲解，aurora 8b/10b编解码，板对板视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、详细设计方案设计框图视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包UltraScaleGTY全网最细解读UltraScaleGTY基本结构UltraScaleGTY参考时钟的选择和分配UltraScaleGTY发送和接收处理流程UltraScaleGTY发送接口UltraScaleGTY接收接口UltraScaleGTYI

9527华安·2023-12-15 23:39

FPGA高端项目：UltraScale GTH + SDI 视频解码，SDI转DP输出，提供2套工程源码和技术支持

9527华安·2023-12-15 23:30

cordic 算法学习记录

参考：b站教学视频FPGA：Cordic算法介绍与实现_哔哩哔哩_bilibiliFPGA硬件实现加减法、移位等操作比较简单，但是实现乘除以及函数计算复杂度高且占用资源多，常见的计算三角函数/平方根的求解方式有

little ur baby·2023-12-15 21:38

FPGA主芯片选型

第一步：选定器件特色（重点关注FPGA的专用资源）1、高速BANK的引脚①若需要高速接口，需要多少个通道②每个通道的最高收发速度是多少。

客家元器件·2023-12-15 20:12

7.MATLAB变量——矩阵操作二

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------

fpga和matlab·2023-12-15 20:30

6.MATLAB变量——矩阵操作一

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------

fpga和matlab·2023-12-15 20:29

实景三维（23南师大GIS真题）

实景三维实景三维(3DRealScene)是对人类生产、生活和生态空间进行真实、立体、时序化反映和表达的数字虚拟空间，是新型基础测绘标准化产品，是国家新型基础设施建设的重要组成部分，为经济社会发展和各部门信息化提供统一的空间基底

GISer_Jing·2023-12-15 19:37

黑马程序员项目-苍穹外卖（毕业设计论文版）

苍穹外卖：一万六千字78页说明文档+源码免费分享+根据不同目录选择文档+包含用例图，活动图，时序图苍穹外卖(基于springboot+vue)瑞吉外卖升级版技术栈：SSM+SpringBoot+MySql

Coder JL·2023-12-15 19:06

计算机网络体系结构

计算机网络体系结构一、协议与划分层次1、网络协议网络协议（协议）：为进行网络中的数据交换而建立的规则、标准、约定规定：交换数据的格式以及有关的同步问题同步：在一定的条件下应当发生什么事件，含有时序的意思网络协议三要素

知向谁边·2023-12-15 19:33

【INTEL（ALTERA）】 quartus 专业版软件 23.4 中模拟以太网子 FPGA IP 时p_ss_app_st_tx_ready 信号变为 X

问题描述选择启用前导码直通参数时，为什么在模拟以太网子英特尔®FPGAIP系统的40GbE和50GbEIntelAgilex®7F-Tile变体时，p_ss_app_st_tx_ready信号变为X。

神仙约架·2023-12-15 18:32

【INTEL（ALTERA）】 quartus错误“英特尔 FPGA IP在设计中实例化，需要将DEVICE_INITIALIZATION_CLOCK选项设置为 OSC_CLK_1_25MHZ

错误“英特尔FPGAIP在设计中实例化，需要将DEVICE_INITIALIZATION_CLOCK选项设置为OS

神仙约架·2023-12-15 18:02

KaiwuDB 通过中国信通院“可信数据库”性能与稳定性评测

11月29日，中国信通院2023年下半年“可信数据库”评估评测结果正式发布，由KaiwuDB研发的开务数据库系统KaiwuDBV2.0达到信通院时序数据库性能、稳定性测试标准。

KaiwuDB 数据库·2023-12-15 17:44

IIC总线协议及具体编程(读取MPU6050数据)

目录同步时序与异步时序异步时序简介同步时序简介小结GPIO易遗漏知识点GPIO框图编辑各种输出模式输出时能否输入GPIO的默认上拉/下拉的作用（弱上拉/弱下拉）位带区域GPIO小结IIC总线协议IIC简介

文析·2023-12-15 16:22

H3CIE_IS专题

isis与ospf的区别区域划分：骨干区域：网络类型：DR选举封装：扩展性：IS-IS的报文IIH：IS-ISHello报文，建立和维护邻接关系LSP：链路状态报文，传递链路状态的详细信息CSNP：完全时序报文

呦菜呦爱玩·2023-12-15 13:05

verilog基础语法，wire,reg,input,output,inout

在FPGA中的基本定义为wire，reg，input,output,inout。只有正确的认识到这些基本概念，才能进行正确的开发。

q511951451·2023-12-15 12:58

verilog语法基础-移位寄存器

本节针对移位寄存器的基本应用场景给出基本的模版，并观测FPGA综合后的结构图。

q511951451·2023-12-15 12:57

verilog基础语法-计数器

概述：计数器是FPGA开发中最常用的电路，列如通讯中记录时钟个数，跑马灯中时间记录，存储器中地址的控制等等。本节给出向上计数器，上下计数器以及双向计数器案例。

q511951451·2023-12-15 12:57

verilog基本语法-时序逻辑基础-记忆单元

通常不会使用锁存器来保存信息，但是在FPGA中，保留了大量的锁存器的功能，这是因为触发器本身是由锁存器构造成的，保留锁存器功能并不会消

q511951451·2023-12-15 12:45

【【RGB LCD字符和图片的显示实验】】

RGBLCD字符和图片的显示实验本次实验参考自《正点原子领航者ZYNQ之FPGA开发指南》RGBLCD字符和图片显示实验本次实验采用的板子是正点原子ZYNQ7020本次实验的大体代码可以参照上次实验的代码主要是为了学习字体取模的操作然后将其显示在屏幕上实验任务通过领航者开发板上的

ZxsLoves·2023-12-15 12:10

一文讲解如何从 Clickhouse 迁移数据至 DolphinDB

DolphinDB是一款国产高性能分布式时序数据库，拥有图灵完备性的编程语言DolphinDBScript和高性能低延时的流计算框架，为海量结构化数据

DolphinDB智臾科技·2023-12-15 12:37

verilog语法基础-算术运算

FPGA能够进行算术运算仅仅是低位的整数运算。其中性能比较好的是加法运算，减法运算，乘法运算，和左移除法运算。其中加法运算和减法运算可以看成一种运算。本节主要讨论简单的算术运算结构。

q511951451·2023-12-15 12:36

HI3559AV100和FPGA 7K690T的PCIE接口调试记录-续

上文https://blog.csdn.net/fzktongyong/article/details/134963814?spm=1001.2014.3001.5501上一篇文中PCIE实测速度和理论计算有较大偏差，经过尝试后有所提升。1、提升效果1）、RC写操作，实测速度817MB/s（410+407）先前为670MB/s。2）、RC读操作，实测速度710MB/s（357+353）先前为500

雨之小·2023-12-15 12:04

【FPGA/verilog -入门学习12】Verilog可配置的PWM设计，参数传递的3种方式

需求：基于任务（task）的PWM设计仿真验证需求分析：1,需求实现可配置PWM输出（频率，占空比）2,输入，输出端口inputi_clk,//clk=50Mhzinputi_rst_n,inputi_en,outputrego_vld,//有效信号outputrego_pwm3,定义计数寄存器reg[7:0]cnt;用于计数，0~分频最大值，o_pwm在计数到0~正数占空比来临前置高，其他时间置

王者时代·2023-12-15 12:33

vivado约束方法4

时序约束向导定时约束向导确定合成或上缺少的定时约束实现的设计。它分析了网表、时钟网络连接和现有的定时限制，以便根据《超快设计方法指南》提供建议用于FPGA和SoC（UG949）。

cckkppll·2023-12-15 12:03

西南科技大学数字电子技术实验七（4行串行累加器设计及FPGA实现）预习报告

一、计算/设计过程说明：本实验是验证性实验，计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程，越详细越好。用公式输入法完成相关公式内容，不得贴手写图片。（注意：从抽象公式直接得出结果，不得分，页数可根据内容调整）（1）激励表现态输入次态输出双稳输入QnEFQn+1SJK000000x001010x010010x011101x10001x110110x011010x011111x0设

Myon⁶·2023-12-15 12:31

西南科技大学数字电子技术实验四（基本触发器逻辑功能测试及FPGA的实现）FPGA部分

4、学会用FPGA实现本实验内容。

Myon⁶·2023-12-15 12:30

西南科技大学数字电子技术实验四（基本触发器逻辑功能测试及FPGA的实现）预习报告

一、计算/设计过程说明：本实验是验证性实验，计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程，越详细越好。用公式输入法完成相关公式内容，不得贴手写图片。（注意：从抽象公式直接得出结果，不得分，页数可根据内容调整）（1）D触发器特征方程：Qn+1=D特性表：DQnQn+1100010101111（2）JK触发器特征方程特性表：JKQnQn+1000000110100011010011

Myon⁶·2023-12-15 12:55

FPGA知识汇集-ASIC移植中的FPGA芯片划分

通常，FPGA单芯片难以容纳下整个ASIC设计，因此需要将整个系统划分到多颗FPGA芯片中运行（见图1），工程师往往需要借助原型验证平台来实现这样的目标。

FPGA技术联盟·2023-12-15 11:33

FPGA芯片选型十步

FPGA芯片选型十步拍明芯城拍明芯城元器件交易平台www.iczoom.comFPGA全称是FieldProgrammableGateArray，中文名是现场可编程门阵列，是一种硬件可重构的集成电路芯片

bk094·2023-12-15 11:28

特权FPGA 学习笔记

存储器可用于异步时钟域的信号处理，双口RAM多用于交互式数据，FIFO多用于单向数据传输；以task的方式封装testbench子程序，以提高复用程度；模板中，vho是vhdl模板，veo是verilog模板；runblockautomation，实际实例化相关的处理器模块生成bdoutput之后，再生成wrapper顶层文件，再exportHardware到SDK，打开SDK后就会有文件mem_

chinxue2008·2023-12-15 11:55

特权FPGA 第二章笔记

1.应用领域，与传统处理器比，实时性是一大优势；信号处理，协议接口;2.功能仿真，时序约束；3.注释应解释与实现的功能相关，而不是该语句本身；4.

chinxue2008·2023-12-15 11:25

特权FPGA学习笔记

门电路，省去了HDL语言的中间转换，可以看作是C向C#的演进，基于zynq面向以前使用C的开发人员，但是个人觉得，HDL存在且未被C取代，工具的着眼点就是面向底层调参，而把中间硬件参屏蔽掉，直接面向业务，FPGA