E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA时序
要学
FPGA
还要学单片机
当今,
FPGA
和单片机的应用非常广泛,在有
FPGA
知识的基础上,可以把
FPGA
作为主要的学习目标,单片机作为辅助技能。其实二者是相互促进的。
程老师讲FPGA
·
2023-12-16 05:55
fpga开发
单片机
嵌入式硬件
如何分配
FPGA
管脚
如何有效的利用
FPGA
的资源,管脚分配也是必须考虑的一个重要问题。
程老师讲FPGA
·
2023-12-16 05:55
fpga开发
PHY芯片快速深度理解
摘要:什么是phy为什么要熟悉RJ45网口网络七层协议两个模块进行通信什么是MDIO协议MDIO的作用MDIO没那么重要MDIO读写
时序
为什么说读取的phy最多32个什么是phy物理层芯片称为PHY、数据链路层芯片称为
武汉海翎光电
·
2023-12-16 03:23
网络
I2C 通信-stm32入门
因为I2C是同步
时序
,软件模拟协议也非常方便,目前也存在很多软件模拟I2C的代码,所以我们先介绍软件I2C,再介绍硬件I2C,至于哪个更方便,各自的优势和劣势,等介绍完后你应该会自有定论。
_Amor_
·
2023-12-16 02:58
stm32
stm32
mongodb
嵌入式硬件
多维
时序
| MATLAB实现TSOA-TCN-Multihead-Attention多头注意力机制多变量时间序列预测
多维
时序
|MATLAB实现TSOA-TCN-Multihead-Attention多头注意力机制多变量时间序列预测目录多维
时序
|MATLAB实现TSOA-TCN-Multihead-Attention多头注意力机制多变量时间序列预测预测效果基本介绍模型描述程序设计参考资料预测效果基本介绍
机器学习之心
·
2023-12-16 01:08
时序预测
TSOA
TSOA-TCN
Multihead
Attention
多头注意力机制
多变量时间序列预测
学习深度强化学习---第1部分----RL介绍、基本模型、Gym介绍
文章目录1.1节强化学习简介1.2节强化学习的模型1.3节Gym介绍视频所在地址:深度强化学习的理论与实践经典的强化学习有三种:1、基于动态规划的强化学习、2、基于蒙特卡洛算法的强化学习、3、基于
时序
差分的强化学习
饿了就干饭
·
2023-12-16 00:41
强化学习
强化学习
详解 TCP 和 UDP
https://mp.weixin.qq.com/s/8iyxF1tT3JhyHKdyeF1uAg目录一、概述二、初始传输层2.1TCP2.2UDP2.3TCP和UDP的区别三、端口号3.1标准端口号3.2
时序
分配法四
子木呀
·
2023-12-16 00:01
C/C++
嵌入式知识整理
TCP
UDP
流量控制
拥塞控制
基于
FPGA
的视频接口之高速IO
简介相对于其他视频接口来说,高速IO接口(以Xilinx公司为例,spartan6系列的GTP、Artix7系列的GTP,KENTEX7系列的GTX和GTH等)具有简化设计、充分利用
FPGA
资源、降低设计成本等功能
Eidolon_li
·
2023-12-16 00:59
基于FPGA的视频接口驱动
fpga开发
基于
FPGA
的视频接口之高速IO(PCIE)
简介相对于其他高速IO接口应用,PCIE协议有专门的的IP来进行操作,通过8对输入高速IO,以及输出高速IO,来实现PCIEX8功能。原理框图原理图软件调用
Eidolon_li
·
2023-12-16 00:59
基于FPGA的视频接口驱动
fpga开发
基于
FPGA
的视频接口之高速IO(光纤)
简介对于高速IO口配置光纤,现在目前大部分开发板都有配置,且也有说明,在此根据自己的工作经验以及对于各开发板的说明归纳通过高速IO接口,以及硬件配置,可以实现对于光纤的收发功能,由于GTX的速率在500Mbs到10Gbps之间,但通道高速io可配置光纤10G硬件,物理通完成,则可传输常见的光纤协议,例如UDP协议,FC-AC协议,ARINC818协议等来完成对于视频的发送和接收功能。原理框图如上图
Eidolon_li
·
2023-12-16 00:24
基于FPGA的视频接口驱动
网络
FPGA
UltraScale GTY 全网最细讲解,aurora 8b/10b编解码,HDMI视频传输,提供vivado工程源码和技术支持
目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、详细设计方案设计框图视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包UltraScaleGTY全网最细解读UltraScaleGTY基本结构UltraScaleGTY参考时钟的选择和分配UltraScaleGTY发送和接收处理流程UltraScaleGTY发送接口UltraScaleGTY接收接口UltraScaleGTYI
9527华安
·
2023-12-15 23:10
FPGA
GT
高速接口
菜鸟FPGA图像处理专题
fpga开发
音视频
GTY
高速接口
8b/10b
aurora
HDMI
FPGA
高端项目:图像采集+UltraScale GTY + PCIE,aurora 8b/10b编解码+PCIE视频传输,提供工程源码和QT上位机源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的GT高速接口解决方案我已有的PCIE方案3、详细设计方案设计框图视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包UltraScaleGTY全网最细解读UltraScaleGTY基本结构UltraScaleGTY参考时钟的选择和分配UltraScaleGTY发送和接收处理流程UltraScaleGTY发送接口UltraScaleGTY接收
9527华安
·
2023-12-15 23:10
FPGA
GT
高速接口
菜鸟FPGA
PCIE通信专题
菜鸟FPGA图像处理专题
fpga开发
qt
GTY
PCIE
XDMA
QT
8b/10b编解码
FPGA
UltraScale GTY 全网最细讲解,aurora 8b/10b编解码,板对板视频传输,提供2套工程源码和技术支持
目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、详细设计方案设计框图视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包UltraScaleGTY全网最细解读UltraScaleGTY基本结构UltraScaleGTY参考时钟的选择和分配UltraScaleGTY发送和接收处理流程UltraScaleGTY发送接口UltraScaleGTY接收接口UltraScaleGTYI
9527华安
·
2023-12-15 23:39
FPGA
GT
高速接口
菜鸟FPGA图像处理专题
fpga开发
音视频
GTY
高速接口
8b/10b
aurora
FPGA
高端项目:UltraScale GTH + SDI 视频解码,SDI转DP输出,提供2套工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的GT高速接口解决方案我目前已有的SDI编解码方案3、详细设计方案设计框图3G-SDI摄像头LMH0384均衡EQUltraScaleGTH的SDI模式应用UltraScaleGTH基本结构参考时钟的选择和分配UltraScaleGTH发送和接收处理流程UltraScaleGTH发送接口UltraScaleGTH接收接口UltraScaleGTHIP核
9527华安
·
2023-12-15 23:30
FPGA
GT
高速接口
FPGA编解码SDI视频专题
菜鸟FPGA图像处理专题
FPGA
SDI
GTH
UltraScale
高速接口
DP
cordic 算法学习记录
参考:b站教学视频
FPGA
:Cordic算法介绍与实现_哔哩哔哩_bilibili
FPGA
硬件实现加减法、移位等操作比较简单,但是实现乘除以及函数计算复杂度高且占用资源多,常见的计算三角函数/平方根的求解方式有
little ur baby
·
2023-12-15 21:38
学习
fpga开发
FPGA
主芯片选型
第一步:选定器件特色(重点关注
FPGA
的专用资源)1、高速BANK的引脚①若需要高速接口,需要多少个通道②每个通道的最高收发速度是多少。
客家元器件
·
2023-12-15 20:12
fpga开发
7.MATLAB变量——矩阵操作二
FPGA
教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab
·
2023-12-15 20:30
matlab
矩阵
线性代数
矩阵操作
6.MATLAB变量——矩阵操作一
FPGA
教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab
·
2023-12-15 20:29
matlab
矩阵
开发语言
实景三维(23南师大GIS真题)
实景三维实景三维(3DRealScene)是对人类生产、生活和生态空间进行真实、立体、
时序
化反映和表达的数字虚拟空间,是新型基础测绘标准化产品,是国家新型基础设施建设的重要组成部分,为经济社会发展和各部门信息化提供统一的空间基底
GISer_Jing
·
2023-12-15 19:37
GIS前沿
期末考试
人工智能
黑马程序员项目-苍穹外卖(毕业设计论文版)
苍穹外卖:一万六千字78页说明文档+源码免费分享+根据不同目录选择文档+包含用例图,活动图,
时序
图苍穹外卖(基于springboot+vue)瑞吉外卖升级版技术栈:SSM+SpringBoot+MySql
Coder JL
·
2023-12-15 19:06
java
计算机网络体系结构
计算机网络体系结构一、协议与划分层次1、网络协议网络协议(协议):为进行网络中的数据交换而建立的规则、标准、约定规定:交换数据的格式以及有关的同步问题同步:在一定的条件下应当发生什么事件,含有
时序
的意思网络协议三要素
知向谁边
·
2023-12-15 19:33
【INTEL(ALTERA)】 quartus 专业版软件 23.4 中模拟以太网子
FPGA
IP 时p_ss_app_st_tx_ready 信号变为 X
问题描述选择启用前导码直通参数时,为什么在模拟以太网子英特尔®
FPGA
IP系统的40GbE和50GbEIntelAgilex®7F-Tile变体时,p_ss_app_st_tx_ready信号变为X。
神仙约架
·
2023-12-15 18:32
INTEL(ALTERA)
FPGA
fpga开发
网络
intel
altera
quartus
【INTEL(ALTERA)】 quartus错误“英特尔
FPGA
IP在设计中实例化,需要将DEVICE_INITIALIZATION_CLOCK选项设置为 OSC_CLK_1_25MHZ
错误“英特尔
FPGA
IP在设计中实例化,需要将DEVICE_INITIALIZATION_CLOCK选项设置为OS
神仙约架
·
2023-12-15 18:02
fpga开发
quartus
KaiwuDB 通过中国信通院“可信数据库”性能与稳定性评测
11月29日,中国信通院2023年下半年“可信数据库”评估评测结果正式发布,由KaiwuDB研发的开务数据库系统KaiwuDBV2.0达到信通院
时序
数据库性能、稳定性测试标准。
KaiwuDB 数据库
·
2023-12-15 17:44
数据库
IIC总线协议及具体编程(读取MPU6050数据)
目录同步
时序
与异步
时序
异步
时序
简介同步
时序
简介小结GPIO易遗漏知识点GPIO框图编辑各种输出模式输出时能否输入GPIO的默认上拉/下拉的作用(弱上拉/弱下拉)位带区域GPIO小结IIC总线协议IIC简介
文析
·
2023-12-15 16:22
通讯协议
单片机
嵌入式硬件
stm32
H3CIE_IS专题
isis与ospf的区别区域划分:骨干区域:网络类型:DR选举封装:扩展性:IS-IS的报文IIH:IS-ISHello报文,建立和维护邻接关系LSP:链路状态报文,传递链路状态的详细信息CSNP:完全
时序
报文
呦菜呦爱玩
·
2023-12-15 13:05
H3CIE
IE
ISIS
verilog基础语法,wire,reg,input,output,inout
在
FPGA
中的基本定义为wire,reg,input,output,inout。只有正确的认识到这些基本概念,才能进行正确的开发。
q511951451
·
2023-12-15 12:58
fpga开发
wire和reg
input和ouput
verilog语法基础-移位寄存器
本节针对移位寄存器的基本应用场景给出基本的模版,并观测
FPGA
综合后的结构图。
q511951451
·
2023-12-15 12:57
fpga开发
verilog基本语法
移位寄存器
数据延迟链
verilog基础语法-计数器
概述:计数器是
FPGA
开发中最常用的电路,列如通讯中记录时钟个数,跑马灯中时间记录,存储器中地址的控制等等。本节给出向上计数器,上下计数器以及双向计数器案例。
q511951451
·
2023-12-15 12:57
fpga开发
verilog语法基础
计数器
verilog基本语法-
时序
逻辑基础-记忆单元
通常不会使用锁存器来保存信息,但是在
FPGA
中,保留了大量的锁存器的功能,这是因为触发器本身是由锁存器构造成的,保留锁存器功能并不会消
q511951451
·
2023-12-15 12:45
fpga开发
verilog基本语法
数据存储单元
锁存器
触发器
寄存器
【【RGB LCD字符 和图片的显示实验】】
RGBLCD字符和图片的显示实验本次实验参考自《正点原子领航者ZYNQ之
FPGA
开发指南》RGBLCD字符和图片显示实验本次实验采用的板子是正点原子ZYNQ7020本次实验的大体代码可以参照上次实验的代码主要是为了学习字体取模的操作然后将其显示在屏幕上实验任务通过领航者开发板上的
ZxsLoves
·
2023-12-15 12:10
FPGA学习
图像学习
fpga开发
一文讲解如何从 Clickhouse 迁移数据至 DolphinDB
DolphinDB是一款国产高性能分布式
时序
数据库,拥有图灵完备性的编程语言DolphinDBScript和高性能低延时的流计算框架,为海量结构化数据
DolphinDB智臾科技
·
2023-12-15 12:37
DolphinDB与大数据
clickhouse
数据迁移
DBMS
数据库
时序数据库
verilog语法基础-算术运算
FPGA
能够进行算术运算仅仅是低位的整数运算。其中性能比较好的是加法运算,减法运算,乘法运算,和左移除法运算。其中加法运算和减法运算可以看成一种运算。本节主要讨论简单的算术运算结构。
q511951451
·
2023-12-15 12:36
fpga开发
算术运算
verilog基本语法
算术运算电路结构
HI3559AV100和
FPGA
7K690T的PCIE接口调试记录-续
上文https://blog.csdn.net/fzktongyong/article/details/134963814?spm=1001.2014.3001.5501上一篇文中PCIE实测速度和理论计算有较大偏差,经过尝试后有所提升。1、提升效果1)、RC写操作,实测速度817MB/s(410+407)先前为670MB/s。2)、RC读操作,实测速度710MB/s(357+353)先前为500
雨之小
·
2023-12-15 12:04
pcie
3559
PCIE
【
FPGA
/verilog -入门学习12】Verilog可配置的PWM设计,参数传递的3种方式
需求:基于任务(task)的PWM设计仿真验证需求分析:1,需求实现可配置PWM输出(频率,占空比)2,输入,输出端口inputi_clk,//clk=50Mhzinputi_rst_n,inputi_en,outputrego_vld,//有效信号outputrego_pwm3,定义计数寄存器reg[7:0]cnt;用于计数,0~分频最大值,o_pwm在计数到0~正数占空比来临前置高,其他时间置
王者时代
·
2023-12-15 12:33
verilog
&FPGA
fpga开发
学习
vivado约束方法4
时序
约束向导定时约束向导确定合成或上缺少的定时约束实现的设计。它分析了网表、时钟网络连接和现有的定时限制,以便根据《超快设计方法指南》提供建议用于
FPGA
和SoC(UG949)。
cckkppll
·
2023-12-15 12:03
fpga开发
西南科技大学数字电子技术实验七(4行串行累加器设计及
FPGA
实现)预习报告
一、计算/设计过程说明:本实验是验证性实验,计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程,越详细越好。用公式输入法完成相关公式内容,不得贴手写图片。(注意:从抽象公式直接得出结果,不得分,页数可根据内容调整)(1)激励表现态输入次态输出双稳输入QnEFQn+1SJK000000x001010x010010x011101x10001x110110x011010x011111x0设
Myon⁶
·
2023-12-15 12:31
西科大数模电实验
fpga开发
西科大
数电实验
mutisim
西南科技大学数字电子技术实验四(基本触发器逻辑功能测试及
FPGA
的实现)
FPGA
部分
4、学会用
FPGA
实现本实验内容。
Myon⁶
·
2023-12-15 12:30
西科大数模电实验
fpga开发
mutisim
diamond
西南科技大学
数电实验
西南科技大学数字电子技术实验四(基本触发器逻辑功能测试及
FPGA
的实现)预习报告
一、计算/设计过程说明:本实验是验证性实验,计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程,越详细越好。用公式输入法完成相关公式内容,不得贴手写图片。(注意:从抽象公式直接得出结果,不得分,页数可根据内容调整)(1)D触发器特征方程:Qn+1=D特性表:DQnQn+1100010101111(2)JK触发器特征方程特性表:JKQnQn+1000000110100011010011
Myon⁶
·
2023-12-15 12:55
西科大数模电实验
fpga开发
西南科技大学
mutisim
数电实验
FPGA
知识汇集-ASIC移植中的
FPGA
芯片划分
通常,
FPGA
单芯片难以容纳下整个ASIC设计,因此需要将整个系统划分到多颗
FPGA
芯片中运行(见图1),工程师往往需要借助原型验证平台来实现这样的目标。
FPGA技术联盟
·
2023-12-15 11:33
硬件原理设计
硬件设计
FPGA
fpga开发
人工智能
FPGA
芯片选型十步
FPGA
芯片选型十步拍明芯城拍明芯城元器件交易平台www.iczoom.com
FPGA
全称是FieldProgrammableGateArray,中文名是现场可编程门阵列,是一种硬件可重构的集成电路芯片
bk094
·
2023-12-15 11:28
fpga开发
特权
FPGA
学习笔记
存储器可用于异步时钟域的信号处理,双口RAM多用于交互式数据,FIFO多用于单向数据传输;以task的方式封装testbench子程序,以提高复用程度;模板中,vho是vhdl模板,veo是verilog模板;runblockautomation,实际实例化相关的处理器模块生成bdoutput之后,再生成wrapper顶层文件,再exportHardware到SDK,打开SDK后就会有文件mem_
chinxue2008
·
2023-12-15 11:55
fpga开发
学习
笔记
特权
FPGA
第二章 笔记
1.应用领域,与传统处理器比,实时性是一大优势;信号处理,协议接口;2.功能仿真,
时序
约束;3.注释应解释与实现的功能相关,而不是该语句本身;4.
chinxue2008
·
2023-12-15 11:25
fpga开发
特权
FPGA
学习笔记
门电路,省去了HDL语言的中间转换,可以看作是C向C#的演进,基于zynq面向以前使用C的开发人员,但是个人觉得,HDL存在且未被C取代,工具的着眼点就是面向底层调参,而把中间硬件参屏蔽掉,直接面向业务,
FPGA
chinxue2008
·
2023-12-15 11:25
fpga开发
学习
笔记
西南科技大学数字电子技术实验七(4行串行累加器设计及
FPGA
实现)
FPGA
部分
3、掌握VerilogHDL的组合和
时序
逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。
Myon⁶
·
2023-12-15 11:46
数电实验
fpga开发
西南科技大学
数电实验
mutisim
数字电子技术
Prometheus
时序
数据库-磁盘中的存储结构
本文转载自解bug之路作者alchemystarlzy前言之前的文章里,笔者详细描述了监控数据在Prometheus内存中的结构。而其在磁盘中的存储结构,也是非常有意思的,关于这部分内容,将在本篇文章进行阐述。磁盘目录结构首先我们来看Prometheus运行后,所形成的文件目录结构在笔者自己的机器上的具体结构如下:prometheus-data |-01EY0EH5JA3ABCB0PXHAP
jeanron
·
2023-12-15 10:00
数字滤波器:MATLAB常用函数
数字滤波器:MATLAB常用函数数字滤波器的MATLAB与
FPGA
实现AlteraVerilog版第2版MATLAB预备函数知识1MATLAB常用的信号产生函数 在进行数字信号处理仿真或设计时,经常需要产生随机信号
小小低头哥
·
2023-12-15 10:54
matlab
fpga开发
开发语言
【Verilog】
FPGA
程序设计---Verilog基础知识
目录Verilog和VHDL区别Verilog和C的区别Verilog基础知识1Verilog的逻辑值2Verilog的标识符3Verilog的数字进制格式4Verilog的数据类型1)寄存器类型2)线网类型3)参数类型5Verilog的运算符1)算术运算符2)关系运算符3)逻辑运算符4)条件运算符5)位运算符6)移位运算符7)拼接运算符8)运算符的优先级Verilog程序框架1注释2关键字3程序
无损检测小白白
·
2023-12-15 10:21
fpga开发
Quartus II + Modelsim 脚本仿真
软件版本:Intel®Quartus®PrimeDesignSuite:23.2方式参考附件Intel官方文档:Questa*-Intel®
FPGA
EditionQuick-Start:Intel®Quartus
GBXLUO
·
2023-12-15 10:20
FPGA
fpga开发
4K与8K 图像传输
时序
1、4K与8K图像传输的
时序
图note:
时序
的起始点参考DE的fallingedge2、4K与8K图像传输的
时序
4K图像
时序
参数FieldRateVICFigHfrontHsyncHbackHpolVfrontVsyncVbackVpolLnReferenceStandard50Hz96
GBXLUO
·
2023-12-15 10:20
协议
4K
8K
上一页
46
47
48
49
50
51
52
53
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他