FPGA笔试面试

【FPGA & Verilog】使用教程 3-8译码器（原理图输⼊设计）

实验一：3-8译码器（原理图输⼊设计）⼀：实验⽬的1.了解3-8译码器的电路原理，掌握组合逻辑电路的设计⽅法2.掌握QuartusII软件原理图输⼊设计的流程⼆：实验内容2.1设计输⼊1.将3-8译码器A、B、C端作为输⼊，Y作为输出。2.其余引脚按照3-8译码器功能要求连接。2.2电路仿真1.激励⽂件的输⼊包含A、B、C的8种状态2.功能仿真三：实验报告1.给出3-8译码器的真值表：2.实验步骤
去追远风·2024-01-20 09:52

通过EMIF接口实现FPGA与DSP的高速连接（方法）

FPGA和DSP通过EMIF（ExternalMemoryInterface）接口连接是一种常见的高速数据通信方式。
AigcFox·2024-01-20 01:19

基于FPGA实现通信系统：Verilog与HLS的选择与应用

基于FPGA实现通信系统通常涉及使用硬件描述语言（HDL）来定义硬件电路的行为。Verilog是一种常用的HDL，适用于在FPGA上实现数字通信系统。
AigcFox·2024-01-20 01:19

FPGA时序分析与时序约束(四)——时序例外约束

目录一、时序例外约束1.1为什么需要时序例外约束1.2时序例外约束分类二、多周期约束2.1多周期约束语法2.2同频同相时钟的多周期约束2.3同频异相时钟的多周期约束2.4慢时钟域到快时钟域的多周期约束2.5快时钟域到慢时钟域的多周期约束三、虚假路径约束四、最大/最小延时约束一、时序例外约束1.1为什么需要时序例外约束在STA中时序分析工具默认的时序检查方式可能与实际情况不吻合，此时就需要额外增加一
STATEABC·2024-01-20 01:48

vivado RTL运行方法检查、分析方法报告、报告DRC

运行方法检查VivadoDesignSuite提供基于超快设计的自动化方法检查使用“报告方法论”命令的FPGA和SoC（UG949）方法论指南。
cckkppll·2024-01-19 22:42

vivado 调试设计

调试设计概述FPGA设计的调试是一个多步骤的迭代过程。
cckkppll·2024-01-19 22:42

基于FPGA的图像双边滤波实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1双边滤波数学模型4.2双边滤波的特性4.3FPGA实现架构5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入到
简简单单做算法·2024-01-19 20:54

C++继承（万字详！！）

文章目录继承的概念及定义继承的概念继承定义基类和派生类对象赋值转换继承中的作用域派生类的默认成员函数继承与友元继承与静态成员复杂的菱形继承及菱形虚拟继承菱形继承菱形虚拟继承继承的总结和反思笔试面试题继承的概念及定义继承的概念继承
NuyoahC·2024-01-19 20:28

AI 内容分享(七)：加速计算，为何会成为 AI 时代的计算力“新宠”

目录什么是加速计算加速计算解决方案硬件GPU应用型专用集成电路ASIC现场可编程逻辑门阵列FPGA软件CUDAOpenCL网络加速计算应用场景生成式AI加快训练时间处理大型数据集创建复杂模型实时功能高效的计算梯度
之乎者也··2024-01-19 17:51

FPGA按钮消抖实验

本章利用FPGA内部来设计消抖，即采取软件消抖。按键的机械特性，决定着按键的抖动时间，一般抖动时间在5ms~10ms。消抖，也意味着，每次在按键闭合或松开期间，跳过
QYH2023·2024-01-19 13:56

FPGA引脚物理电平（内部资源，Select IO）-认知2

引脚电平TheSelectIOpinscanbeconfiguredtovariousI/Ostandards,bothsingle-endedanddifferential.•Single-endedI/Ostandards(e.g.,LVCMOS,LVTTL,HSTL,PCI,andSSTL)•DifferentialI/Ostandards(e.g.,LVDS,Mini_LVDS,RSDS,
Kent Gu·2024-01-19 13:25

FPGA物理引脚，原理（Pacakge and pinout）-认知3

画FPGA芯片引脚封装图（原理），第一是参考开发板(根据一下描述了解总览），第二是研究Datasheet.ASCIIPinoutFileZynq-7000AllProgrammableSoCPackagingandPinout
Kent Gu·2024-01-19 13:25

FPGA 多路分频器实验

1概述在FPGA中，时钟分频是经常用到的。本节课讲解2分频、3分频、4分频和8分频的Verilog实现并且学习generate语法功能的应。
QYH2023·2024-01-19 13:22

FPGA时序分析与时序约束（Vivado）

FPGA时序分析与时序约束（Vivado）（1）内部资源（2）传输模型分析（寄存器到寄存器）（3）时序约束操作1约束主时钟2约束衍生时钟3设置时钟组（4）查看报告（1）内部资源后缀L的这个单元中，会生成锁存器查看布线定位线路
云影点灯大师·2024-01-19 13:40

编程判断输入一个文件是否为可执行文件_【正点原子FPGA连载】第三章Linux C编程入门-领航者ZYNQ之linux开发指南...

&id=6061601087613）全套实验源码+手册+视频下载地址：http://www.openedv.com/docs/boards/fpga/zdyz_linhanz.html4）对正点原子FPGA
weixin_39976153·2024-01-19 02:33

《RVfpga：理解计算机体系结构》3.0 版本更新上线

《RVfpga：理解计算机体系结构》3.0版本更新上线，扫码进入官网注册申请获取。
Imagination官方博客·2024-01-19 00:27

南京观海微电子----Verilog流水线设计——Pipeline

1.前言在工程师实际开发过程中，可能会经常遇到这样的需求：数据从数据源端不断地持续输入FPGA，FPGA需要对数据进行处理，最后将处理好的数据输出至客户端。在数据处理过程中，可能需要一系列的处理步骤。
9亿少女的噩梦·2024-01-18 22:33

Altium Designer简介以及下载安装

一、AltiumDesigner简介AltiumDesigner是一款功能强大的电子设计自动化（EDA）软件，用于设计和开发PrintedCircuitBoard（PCB）和FPGA（Field-ProgrammableGateArray
@daiwei·2024-01-18 21:45

1.16号网络

udp中使用connect函数（笔试面试题）1>udp中可以使用connect函数，但是不会产生三次握手2>udp中一般在服务器端使用connect函数。
&李维佳·2024-01-18 21:08

基于Xilinx的Kintex-7系列XC7K325T的硬件加速卡

产品型号:B-PCIE-K7F5XILINX的Kintex-7系列FPGA处理器B-PCIE-K7F5是一款基于PCIExpress总线架构的高性能FPGA算法加速卡，该板卡采用Xilinx的高性能28nm7
打怪升级ing·2024-01-18 21:07

光纤数据转发卡学习资料保存：基于Xilinx Kintex-7 XC7K325T 的FMC/千兆以太网/SATA/四路光纤数据转发卡

基于XilinxKintex-7XC7K325T的FMC/千兆以太网/SATA/四路光纤数据转发卡一.板卡概述本板卡基于Xilinx公司的FPGAXC7K325T-2FFG900芯片，pin_to_pin
hexiaoyan827·2024-01-18 21:35

基于Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纤卡 光纤PCIe卡

基于XilinxKintex-7FPGAK7XC7K325TPCIeX8四路光纤卡一、板卡概述板卡主芯片采用Xilinx公司的XC7K325T-2FFG900FPGA，pin_to_pin兼容FPGAXC7K410T
hexiaoyan827·2024-01-18 21:35

基于Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纤卡226

基于XilinxKintex-7FPGAK7XC7K325TPCIeX8四路光纤卡正在上传…重新上传取消一、板卡概述板卡主芯片采用Xilinx公司的XC7K325T-2FFG900FPGA，pin_to_pin
hexiaoyan827·2024-01-18 21:35

基于Xilinx K7-410T的高速DAC之AD9129开发笔记（一）

引言：从本文开始，我们介绍下项目中设计的并行LVDS高速DAC接口设计，包括DAC与FPGA硬件接口设计、软件设计等。
FPGA技术实战·2024-01-18 21:34

提高Xilinx FPGA Flash下载速度

最近在编写完FPGA逻辑，成功生成.bin文件后，可以通过Vivado软件进行设置，提高烧写速度。操作如下：（1）布局布线完成后，点击OpenImplementation。
FPGA技术实战·2024-01-18 21:04

Xilinx FPGA DDR3设计（三）DDR3 IP核详解及读写测试

01.DDR3IP核概述7系列FPGADDR接口解决方案如图1所示。
FPGA技术实战·2024-01-18 21:04

SOM-TLK7是一款基于Xilinx Kintex-7系列FPGA自主研发的核心板

核心板简介基于XilinxKintex-7系列FPGA处理器；FPGA芯片型号为XC7K325T-2FFG676I，兼容XC7K160T/410T-2FFG676I，NORFLASH256Mbit，DDR3512M
Tronlong创龙·2024-01-18 21:34

创龙基于Xilinx Kintex-7系列高性价比FPGA开发板SFP+接口

处理器XilinxKintex-7系列FPGA处理器，芯片型号为XC7K325T-2FFG676I，兼容XC7K160T/410T-2FFG676I，高达326K逻辑单元，840个DSPSlice，硬件如下图
Tronlong_·2024-01-18 21:34

关于7系列FPGA LVDS和LVDS_25 I/O Bank兼容问题

说明：我们在设计外设和Xilinx7系列FPGA互联时，经常会用到LVDS接口。如何正确的保证器件之间的互联呢？本博文整理了Xilinx官方相关技术问答，希望能给开发者一些指导。
FPGA技术实战·2024-01-18 21:34

明德扬FPGA开发板XILINX-K7核心板Kintex7 XC7K325 410T工业级

MP5650核心板采用XILINX公司Kintex-7系列的XC7K325T-2FFG900I/XC7K410T-2FFG900I作为主控制器，核心板采用4个0.5mm间距120Pin镀金连接器与母板连接，核心板四个脚放置了4个3.5mm固定孔，此孔可以与底板通过螺丝紧固，确保了在强烈震动的环境下稳定运行。这款MP5650核心板能够方便用户对核心板的二次开发利用。核心板使用XILINX的KINTE
MDYFPGA·2024-01-18 21:03

基于Xilinx K7-410T的高速DAC之AD9129开发笔记（二）

本篇我们重点介绍下项目中FPGA与AD9129互联的原理图设计，包括LVDSIO接口设计、时钟电路以、供电设计以及PCB设计。
FPGA技术实战·2024-01-18 21:03

FPGA之 寄存器、触发器、锁存器

每个slice有8个存储元素，每个存储元素如下图所示：其中四个为DFF/LATCH,可以配置为边沿触发D型触发器或电平敏感锁存器输入上图。D输入可以通过AFFMUX,BFFMUX,CFFMUX或DFFMUX的LUT输出直接驱动,也可以通过AX,BX,CX或DX输入绕过函数发生器的BYPASSslice输入直接驱动。当配置为锁存器时，当CLK为低电平时，锁存器是透明的。另外四个为仅为DFF,它们只能
行者..................·2024-01-18 16:23

FPGA的电路结构概述

文章目录1.引言2.FPGA的一般结构2.1概要2.2FPGA三部分构成间的关系：3.小结1.引言结构决定原理。原理未必决定结构。理解FPGA结构，进而能阐明其工作原理很有必要。
中年阿甘·2024-01-18 13:48

【LabVIEW FPGA入门】FPGA中的数学运算

数值控件选板上的大部分数学函数都支持整数或定点数据类型，但是需要请注意，避免使用乘法、除法、倒数、平方根等函数，此类函数比较占用FPGA资源，且如果使用的是定点数据或单精度浮点数据仅适用于FPGA终端。
東方神山·2024-01-18 08:16

分享三篇早期的FPGA 布局布线论文

1.PathFinder:一种基于协商和性能驱动的FPGA布线器LarryMCMURCHIE,CarlEBELING.PathFinder:ANegotiation-BasedPerformance-DrivenRouterforFPGAs
中年阿甘·2024-01-18 08:10

【INTEL（ALTERA）】F-Tile 25G 以太网 FPGA IP RX MAC IP 报告 FCS 错误？

说明当接收来自链路伙伴的外部流量时，F-Tile25G以太网英特尔®FPGAIPRXMACIP使用恢复时钟（o_clk_rec_div64）计时，观察到FCS错误，并且恢复的时钟可能超过ppm差异。
神仙约架·2024-01-18 08:07

K001 ENCP视频编码芯片

K001ENCP是一款面向FPGA平台的极低代价，极高性能，中下质量的编码器。
fantasy_arch·2024-01-18 06:42

笔试面试题——继承和多态

北尘_：个人主页个人专栏:《Linux操作系统》《经典算法试题》《C++》《数据结构与算法》☀️走在路上，不忘来时的初心文章目录一、什么是多态？二、什么是重载、重写(覆盖)、重定义(隐藏)？三、inline函数可以是虚函数吗？四、静态成员可以是虚函数吗？五、构造函数可以是虚函数吗？六、析构函数可以是虚函数吗？什么场景下析构函数是虚函数？七、对象访问普通函数快还是虚函数更快？八、虚函数表是在什么阶段
北尘_·2024-01-18 04:08

SFP/SFP+/QSFP/QSFP+光模块和GTP/GTX/GTH/GTZ/GTY/GTM高速收发器

GTZ/GTY/GTM高速收发器SFP/SFP+/QSFP/QSFP+光模块概述SFPSFP+QSFPQSFP+关键参数说明GTP/GTX/GTH/GTZ/GTY/GTM高速收发器区别XILINX7系列FPGA
一只嵌入式爱好者·2024-01-18 01:18

fpga供电电压偏低会怎样_[走近FPGA]之开发板介绍篇

开发板概述在走近FPGA预告篇中，我们已经提到了系列文章使用的开发平台，硬木课堂XilinxArtix7FPGA板，如下图所示。
weixin_39758696·2024-01-17 22:23

基于FPGA&WS2812B的贪吃蛇方案设计(含源码)

第1章基于FPGA&WS2812B的贪吃蛇方案设计1.2贪吃蛇游戏系统的功能需求分析为了更好的实现我们的贪吃蛇游戏系统，我们需要对项目进行功能分析，利于我们对整个系统的分析、架构。
混子王江江·2024-01-17 19:14

Intel FPGA 开发工具 Quartus/ModelSim 20.1.1 安装

官网下载地址：DownloadCenterforFPGAs官网下载需要注册账号，这里也把下图中的所有文件都放到百度网盘。
睡觉学习三餐·2024-01-17 18:46

教师招聘考试——结构化面试经验分享（超详细）

距离上一次笔试面试经验分享有一段时间了，好些考友向我咨询文章中提到的笔试和面试笔记。
b5518506b03f·2024-01-17 14:49

【FPGA/verilog -入门学习17】vivado 实现串口自发自收程序

1，需求PC使用串口助手给FPGA板发送9600波特率的数据，FPGA板接收到数据后，回复同样的数据给PC2，需求分析按模块可以划分为：rx接收模块，将输入的8位并行rx数据转换成[7:0]rx_data
王者时代·2024-01-17 10:31

SDRAM小项目——命令解析模块

简单介绍：在FPGA中实现命令解析模块，命令解析模块的用来把pc端传入FPGA中的数据分解为所需要的数据和触发命令，虽然代码不多，但是却十分重要。
小天才dhsb·2024-01-17 10:28

【LabVIEW FPGA入门】使用数字IO卡实现计数器输入功能

方法1：1.首先需要用一个数字IO的输入FPGA端口，并将其拖入程序框图中，同时创建一个循环。2.如果想要在循环中实现累加功能，就可以使用移位寄存器。
東方神山·2024-01-17 09:56

【INTEL（ALTERA）】错误 （14566）： 由于与现有约束 （1 HSSI_Z1578A_CLUSTER） 冲突，拟合器无法放置 0 个外围组件。

说明由于英特尔®Quartus®Prime专业版软件23.2版本存在问题，针对IntelAgilex®7AGI041设备时，使用面向PCIExpress*的R-TileAvalon®Streaming英特尔®FPGAIP
神仙约架·2024-01-17 03:27

基于Mcrosemi M2S090T FPGA 的 imx991 SWIR的SLVS解码（一）

目录一、平台介绍二、器件的简介1、imx991SWIRImageSensor2、M2S090T三、工程1、imx991寄存器配置一、平台介绍工程开发平台：LiberoVersion:20231.0.6Release:v2023.1文本编辑器：Sublimetext3二、器件的简介1、imx991SWIRImageSensorDescription:TheIMX991-AABA-Cisadiagon
江鸟的坚持·2024-01-17 02:16

FPGA 原理图细节--画引脚

BGA引脚表示1.1FPGA此引脚要正确和清晰，会在“PackagePin”中用到次物理接口1.2,MCU只用管对应的GPIO逻辑接口就可以了标识Bank电平标识出对应Bank的电平，在电路设计中可以清晰的知道对应的脚位输出电平
Kent Gu·2024-01-17 01:15

FPGA(主机)STM32(从机)SPI通信(HAL库实现)

FPGA作主机，传输ADC的数据STM32F4作从机。
花椒且喵酱·2024-01-16 23:28
上一页 9 10 11 12 13 14 15 16 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他