FPGA视频图像编解码

AD7606芯片驱动-FPGA实现

介绍本次FPGA使用的是8通道串行采样模式，设计中所用到的AD7606引脚说明如下：名称定义CONVST同步采集转换开始信号BUSYADC忙碌状态信号RD/SCLK采样/寄存器工作时钟CS片选使能DOUTA
热爱学习地派大星·2024-08-23 20:23

部署到Heroku时，UnicodeDecodeError：utf-8；#39；编解码器无法解码位置0中的字节0xff

当您在部署Python应用程序到Heroku时遇到UnicodeDecodeError：utf-8编解码器无法解码位置0中的字节0xff错误，这通常是因为您的应用程序在读取或写入文件时使用了不支持的编码格式
潮易·2024-08-23 10:50

fpga图像处理实战-图像腐蚀

图像腐蚀图像腐蚀（Erosion）是一种常用的形态学操作，主要用于消除图像中的小白噪声、分离相连的物体或缩小前景对象。腐蚀操作通常在二值图像（黑白图像）上进行，但也可以应用于灰度图像。图像腐蚀的基本原理图像腐蚀的基本思想是将一个结构元素（也称为核）在图像上进行滑动，并对其覆盖的区域进行操作。对于二值图像，腐蚀操作会使前景（通常是白色像素，值为1）中的像素在结构元素覆盖范围内，如果结构元素的所有像素
梦梦梦梦子~·2024-08-23 08:11

fpga图像处理实战-垂直镜像（二）

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2018:47:24//DesignName://ModuleName
梦梦梦梦子~·2024-08-23 08:41

fpga图像处理实战-对角镜像

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2120:08:47//DesignName://ModuleName
梦梦梦梦子~·2024-08-23 08:41

fpga图像处理实战-YCBCR转RGB

128G=Y-0.344*(U-128)-0.714*(V-128)=Y-0.344*CB-0.714*CR+1.058*128B=Y+1.772*(U-128)=Y+1.772*CB-1.772*128FPGA
梦梦梦梦子~·2024-08-23 08:41

基于x86 平台opencv的图像采集和seetaface6的静默活体功能

2.1硬件环境2.2软件环境三、开发流程3.1编写测试3.2配置资源文件3.2验证功能一、概述本文档是针对x86平台opencv的图像采集和seetaface6的静默活体功能，opencv通过摄像头采集视频图像
小菜鸟学开发·2024-08-23 06:29

基于x86 平台opencv的图像采集和seetaface6的口罩人脸检测识别功能

硬件环境2.2软件环境三、开发流程3.1编写测试3.2配置资源文件3.2验证功能一、概述本文档是针对x86平台opencv的图像采集和seetaface6的口罩人脸检测识别功能，opencv通过摄像头采集视频图像
小菜鸟学开发·2024-08-23 05:21

数字IC/FPGA中有符号数的处理探究

做秋招笔试题时不出意外地又发现了知识盲区，特此学习记录。1.前提说明有符号数无非分为两种：正数和负数，其中正数的符号位是0，不会引起歧义，负数的符号为1，采用的是补码表示。此处复习一下补码的知识：对正数而言原码反码补码一致，负数则有区别，要掌握将熟知的十进制负数转化成补码的形式表示，反之亦然。1.1根据补码计算实际值转化规则为：如果符号位（最高位）是0，那么这个数是非负数，补码和实际值相同。如果符
-interface·2024-08-22 16:05

阿里云服务器X86计算、Arm计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算架构区别

在我们选购阿里云服务器的时候，云服务器架构有X86计算、ARM计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算可选，有的用户并不清楚他们之间有何区别，本文主要简单介绍下不同类型的云服务器有何不同
阿里云最新优惠和活动汇总·2024-08-22 16:13

PCIE-Precode

[FPGA实现及PCIeIP核知识点]PCIe为什么要增加Precoding？-FPGA常见问题论坛-FPGACPLD-ChipDebug一旦打开就持续到下次recovery.rc
+徐火火+·2024-08-22 13:13

FPGA经验分享——时序收敛之路

FPGA经验分享——时序收敛之路2017-04-0113:021132人阅读评论(0)收藏举报分类：FPGA研究（42）FPGA之时序分析（2）首先感谢coyoo博主一直以来在EDN上分享他的经验，也感谢他这次慷慨拿出新作与我们分享
清风飞扬go·2024-08-22 06:31

基于FPGA的UDP协议栈设计第二章_IP层设计

文章目录前言：IP层报文解析一、IP_TX模块一、IP_RX模块总结前言：IP层报文解析参考：https://blog.csdn.net/Mary19920410/article/details/59035804版本：IP协议的版本，4bit，IPV4-0100，IPV6-0110首部长度：IP报头的长度。固定部分的长度（20字节，5个32bit，一般就填5）和可变部分的长度之和。4bit。最大为
顺子学不会FPGA·2024-03-26 19:38

音视频实战---音视频解码

2、使用av_parser_init获取裸流解析器和方法3、使用avcodec_alloc_context3分配编解码器上下文4、使用avcodec_open2将解码器和解码器上下文进行关联5、使用fopen
weixin_45673259·2024-03-18 03:38

qt+ffmpeg 实现音视频播放（一）

一、ffmpeg下载官网：点击跳转二、模块介绍1.libavcodec：音视频编解码库，提供了多种编解码器，可以支持多种音视频格式的编解码操作。
码农客栈·2024-03-17 03:37

【vivado】fpga时钟信号引入

FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。
刘小适·2024-03-16 12:18

FPGA常用通信协议 —UART（二）---UART接收

一、信号说明因为是接收端，所以输入的是RX，发送端一次发8位串行数据，在本模块中，要接收这8位数据并转换为并行数据，因为最终要实现数据的回环，这8位并行数据会在下一个模块中被转换为串行数据再发出去，需要一个数据有效信号，当它拉高时表示八位数据接收完成，可以进行并串转换并发送了。时钟采用50Mhz，下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
毛豆仙人·2024-03-15 00:54

使用asn1tools进行asn1编解码

最近在做3GPP的编解码，发现有两个第三方库比较好用。一个是ASN1C(c语言编译环境)，一个是python第三方库asn1tools。
red_leaf_412·2024-03-13 04:53

FPGA-AXI4总线介绍

下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
北纬二六·2024-03-11 22:10

FPGA_AXI4总线

转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
neufeifatonju·2024-03-11 22:09

FFmepg-- H264格式

文章目录H264IPB帧NALU结构H264封装模式1annexb模式2MP4模式写H264文件H264视频编解码协议，为MPEG-4AVC或AVCIPB帧I帧：可独立解码P帧：前向预测编码帧，参考I帧或者
八月的雨季 最後的冰吻·2024-03-09 12:39

如何成为fpga工程师

FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。
宸极FPGA_IC·2024-03-09 04:29

【EDA概述】

文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？
Winner1300·2024-03-06 18:42

【5G NR】【一文读懂系列】移动通讯中使用的信道编解码技术-NR编解码LDPC和Polar概述(一)

目录NRLDPC和Polar编码技术概述LDPC（低密度奇偶校验码）LDPC工作原理LDPC应用场景：LDPC与其他编码技术相比的优势：Polar极化码Polar工作原理Polar应用场景：Polar与其他编码技术相比的优势：NRLDPC和Polar编码技术概述在5GNR（新无线）标准中，LDPC（低密度奇偶校验码）和Polar(极化码)编码技术是两种关键的信道编码方案，它们分别在不同的传输场景中
瑶光守护者·2024-03-03 19:11

1分钟学会Python字符串前后缀与编解码

1.前缀和后缀前缀和后缀指的是：字符串是否以指定字符开头和结尾2.startswith()判断字符串是否以指定字符开头，若是返回True，若不是返回Falsestr1="HelloPython"print(str1.startswith("Hello"))#Trueprint(str1.startswith("Python"))#False3.endswith()判断字符串是否以指定字符结尾，若是
腾飞开源·2024-03-02 11:58

解锁Golang数据编解码能力：encoding库完全解析

解锁Golang数据编解码能力：encoding库完全解析简介为何重视`encoding`库`encoding`库的实战开发重要性JSON处理基本使用序列化与反序列化处理复杂JSON结构自定义序列化行为错误处理和性能优化建议
walkskyer·2024-03-01 17:00

#FPGA（基础知识）

1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
GrassFishStudio·2024-03-01 15:28

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE
小 阿 飞·2024-02-20 21:31

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA
小小羊羊羊·2024-02-20 21:00

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。
black_pigeon·2024-02-20 21:27

golang工程组件篇:高性能RPC框架gRPC之header与trailer元数据传输

相比传统的RESTfulAPI方式，它可以更快速地进行服务调用和数据传输，并且支持多种编解码协议和负载均衡算法。在gRPC中，我们可以通过设置header和trailer元数据来传输额外的信息。
SMILY12138·2024-02-20 21:12

使用 openssl 进行 base64 编解码

使用openssl进行base64编解码。文章末尾的示例代码在openssl1.1.1k版本上验证通过。BASE64编码介绍BASE64编码是一种常用的将十六进制数据转换为可见字符的编码。
零K沁雪·2024-02-20 19:10

相机图像质量研究(39)常见问题总结：编解码对成像的影响--运动模糊

系列文章目录相机图像质量研究(1)Camera成像流程介绍相机图像质量研究(2)ISP专用平台调优介绍相机图像质量研究(3)图像质量测试介绍相机图像质量研究(4)常见问题总结：光学结构对成像的影响--焦距相机图像质量研究(5)常见问题总结：光学结构对成像的影响--景深相机图像质量研究(6)常见问题总结：光学结构对成像的影响--对焦距离相机图像质量研究(7)常见问题总结：光学结构对成像的影响--镜片
上天肖·2024-02-20 18:24

相机图像质量研究(36)常见问题总结：编解码对成像的影响--块效应

系列文章目录相机图像质量研究(1)Camera成像流程介绍相机图像质量研究(2)ISP专用平台调优介绍相机图像质量研究(3)图像质量测试介绍相机图像质量研究(4)常见问题总结：光学结构对成像的影响--焦距相机图像质量研究(5)常见问题总结：光学结构对成像的影响--景深相机图像质量研究(6)常见问题总结：光学结构对成像的影响--对焦距离相机图像质量研究(7)常见问题总结：光学结构对成像的影响--镜片
上天肖·2024-02-20 18:53

相机图像质量研究(38)常见问题总结：编解码对成像的影响--呼吸效应

系列文章目录相机图像质量研究(1)Camera成像流程介绍相机图像质量研究(2)ISP专用平台调优介绍相机图像质量研究(3)图像质量测试介绍相机图像质量研究(4)常见问题总结：光学结构对成像的影响--焦距相机图像质量研究(5)常见问题总结：光学结构对成像的影响--景深相机图像质量研究(6)常见问题总结：光学结构对成像的影响--对焦距离相机图像质量研究(7)常见问题总结：光学结构对成像的影响--镜片
上天肖·2024-02-20 18:53

硬件加速OpenCV的图像处理方法研究

结合XilinxZynqSoC架构和其视频图像处理方面的优势，通过软硬件协同的方法，实现OpenCV程序算法向高性能处理平台ZynqSoC系统的移植和加速。该
Jason_儿·2024-02-20 13:55

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
电路_fpga·2024-02-20 12:51

【FPGA开发】HDMI通信协议解析及FPGA实现

本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything·2024-02-20 12:51

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA
CWNULT·2024-02-20 12:19

Xilinx（AMD） 7系列FPGA配置引脚说明

xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。
CWNULT·2024-02-20 12:19

【FPGA】高云FPGA之数字钟实验-＞HC595驱动数码管

高云FPGA之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真
凉开水白菜·2024-02-20 12:18

嵌入式 系统 开发 - 第一件事 “搭开发环境”

无论是对DSP，FPGA，或其他可编程芯片开发都要“搭开发环境”：懒得写太多字，画个图来扯淡吧！看看实际怎么搞的：）这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊，上面的图是一个通用说明。
FOOLCODE·2024-02-20 12:42

FPGA时钟资源与设计方法——时钟抖动（jitter）、时钟偏斜(skew)概念讲解

目录1时钟抖动（clockjitter）2时钟偏斜（clockskew）1时钟抖动（clockjitter）时钟抖动（Jitter）：时钟抖动指的是时钟周期的不稳定性，即：时钟周期随着时间发生变化。时钟抖动是由于晶振本身稳定性导致的，跟晶振本身的工艺有关，所以在设计中无法避免它能带来的影响，通常只能在设计中留有一定的余量。2时钟偏斜（clockskew）时钟偏斜（skew）：时钟偏斜指电路中源时钟
CWNULT·2024-02-20 12:40

星宸科技SSC369G 双4K高性价比AI IPC方案

SOC内置集成一个64位的四核RISC处理器，先进的图像信号处理器（ISP），高性能的H.265/H.264/MJPEG视频编解码器，双核智能处理单元（IPU），四核数字信号l处理器（DSP）以及高速I
芯智雲城·2024-02-20 09:18

VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信

板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。
hexiaoyan827·2024-02-20 08:53

zookeeper源码(08)请求处理及数据读写流程

ServerCnxn抽象类代表一个客户端连接对象：从网络读写数据数据编解码将请求转发给上层组件或者从上层组件接收响应管理连接状态，比如：enableRecv、sessionTimeout、stale、invalid
xuguofeng2016·2024-02-20 08:06

CPU，GPU，ASIC和FPGA简介

在这个数字时代，了解CPU、GPU、ASIC和FPGA之间的区别对于优化整体性能至关重要。
audrey-luo·2024-02-20 05:17

DPU技术的进步：赋予未来创新力量

随着云计算和虚拟化技术的发展，网卡在功能和硬件结构方面也经历了四个阶段，即网卡、智能网卡、基于FPGA的DPU和DPUSoC网卡。
audrey-luo·2024-02-20 05:47

unity学习（26）——客户端与服务器合力完成注册功能（8）json编解码问题，大结局

服务器端发送的内容如下：客户端所接受的内容如下：是一样的，不是传输问题，少了一个解码的过程，之前那个addMessage函数应该是不能解码的！具体解析一下数据包的内容：上边的是成功的，下面的是失败的。0000001e0000000000000000000000030000000e7b2276616c7565223a747275657d0000001f000000000000000000000003
u宅·2024-02-20 02:56
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他