FPGA调试总结

【安路FPGA】FPGA开发日记（一）

一、开发环境的安装首先去安路官网下载安装包工具与资料下载-国产FPGA创新者-安路科技下载后解压点击安装包直接傻瓜式安装即可备注：安装后无法打开或者缺文件等情况是安路安装包不包含一些C++库，需要我们自己下载一个
小 阿 飞·2023-08-13 00:01

国产安路FPGA（三）－FPGA位流文件加密（DNA方式）

使用TD软件对EG4S20BG256芯片进行DNA方式加密一、设计概述TD软件版本：TD5.6.1_56362-64bit工程：PLL_LED参考工程:APUG001_基于FLASHID与FPGADNA
爆裂玩偶·2023-08-13 00:30

安路FPGA的赋值报错——移位处理，加括号

authordaisy.skye的博客_CSDN博客-嵌入式,Qt,Linux领域博主在使用移位符号用来当作除以号使用时，发现如下问题其中cnt_8K为偶数和奇数时输出的数据不一样reg[10:0] cnt_8K;reg[10:0] ram1_addra;always@(posedge clk_16M)beginif(ram_out_flag )beginif(cnt_8K[0]==1'd0)ra
daisy.skye·2023-08-13 00:30

SDR硬件方案

SDR硬件位于天线和数字信号处理之间，负责把无线电信号数字化，交由主机或者嵌入式系统（FPGA、DSP，MCU）处理。
SofterICer·2023-08-12 20:51

Verilog求log10和log2近似

Verilog求log10和log2近似Verilog求10对数近似方法，整数部分用位置index代替，小数部分用查找表实现参考：Verilog写一个对数计算模块Log2(x)FPGA实现对数log2和
千万小心·2023-08-12 18:24

学习笔记之FPGA的XADC

学习笔记之FPGA的XADC1.XADC简介XADC包括一个双12位，每秒1兆采样（MSPS）ADC和片上传感器。这些ADC为一系列应用提供了通用的高精度模拟接口。
天下无敌小霸王·2023-08-12 17:55

Raspberry Pi Pico RP2040制作低成本FPGA JTAG工具

目录1准备工作和前提条件1.1RaspberryPiPicoRP2040板子一个1.2xvcPico.uf2固件1.3VivadoUSB驱动2操作指南2.1按住RaspberryPiPico开发板的BOOTSEL按键，再接上USB接口到电脑2.2刷入固件2.3VivadoUSB驱动2.3.1打开Zadig驱动工具2.3.2驱动完成2.4RaspberryPiPico开发板JTAG接口1准备工作和前
weixin_37613240·2023-08-12 15:19

E8—Aurora 64/66B ip实现GTX与GTY的40G通信2023-08-12

1.场景要在贴有K7系列FPGA芯片的板子和贴有KU系列FPGA芯片的板子之间通过光模块+光纤+QSFP+实现40G的高速通信。
晓晓暮雨潇潇·2023-08-12 11:00

Stable Diffusion Webui源码剖析

（2）GFPGAN：它是腾讯开源的人脸修复算法，利用预先训练号的面部GAN（如styleGAN2）中封装的丰富多样的先验因素进行盲脸（blindface）修复，旨在开发用于现实世界人脸修复的实用算法。
benben044·2023-08-12 08:29

FPGA基础知识极简教程（1）从布尔代数到触发器

到什么是FPGA？什么是ASIC？在到布尔代数如何在FPGA内部实现？最后到数字设计的核心元件触发器？本文将从简洁的角度带你认识这些数字设计的必备基础知识！
Reborn_Lee·2023-08-12 08:06

基于FPGA的图像处理6--形态学滤波(腐蚀，膨胀，开运算，闭运算)-最大值，最小值滤波

Github:https://github.com/zgw598243565/Maxmin-filter6.1背景介绍数学形态学是一门建立在集论基础上的学科，是几何形态学分析和描述的有利工具。数学形态学的历史可回溯到19世纪。1964年法国的Matheron和Serra在积分几何的研究成果上，将数学形态学引入图像处理邻域，并研制了基于数学形态学的图像处理系统。1982年出版的专著ImageAnal
被选召的孩子·2023-08-12 08:55

静态时序分析与时序约束

一、时序分析的基本概念1.时钟理性的时钟模型是一个占空比为50%且周期固定的方波：实际电路中输入给FPGA的晶振时钟信号是正弦波：2.时钟抖动ClockJitter，时钟抖动，相对于理想时钟沿，实际时钟存在不随时钟存在积累的
m0_46521579·2023-08-12 04:47

FPGA提高DDR工作效率的实践方案

FPGA提高DDR工作效率的实践方案在数据存储与处理的应用中，DDR（DoubleDataRate）内存是一种广泛应用的技术。
python&matlab·2023-08-12 02:09

F7--DDR4的读写测试-2023-08-11

1.场景7系列的FPGA芯片不支持DDR4，使用DDR4需要更高性能的FPGA芯片，这里用到Kintexultrascale+是支持DDR4的，具体FPGA芯片是XCKU3P-2FFVA676I，DDR4
晓晓暮雨潇潇·2023-08-11 22:05

Detector定位算法在FPGA中的实现——section1 原理推导

关于算法在FPGA中的实现，本次利用业余的时间推出一个系列章节，专门记录从算法的推导、Matlab的实现、FPGA的移植开发与仿真做一次完整的FPGA算法开发，在此做一下相关的记录和总结，做到温故知新。
扣脑壳的FPGAer·2023-08-11 21:46

7系列FPGA数据手册:概述------中文翻译版

7系列FPGA数据手册:概述------中文翻译版总体介绍7系列FPGA功能摘要Spartan-7系列FPGA功能摘要Artix-7系列FPGA功能摘要Kintex-7系列FPGA功能摘要Virtex-
KSY至上主义者·2023-08-11 14:33

FPGA芯片介绍

FPGA芯片介绍1）引言给FPGA一个支点，它可以撬动整个数字逻辑。
宁静致远future·2023-08-11 14:32

AG1280Q48是AGM FPGA中最具代表性的小封装FPGA

AGMFPGA因为开发简单，产品性价比高，受到了很多客户的欢迎。本文将分享一下AG1280Q48这个型号的一些产品特点。
HIZYUAN·2023-08-11 14:31

超低成本FPGA JTAG方案

今天给大家带来一款超低成本的FPGAJTAG方案，硬件核心是用树莓派Pico，使用相关芯片自己制作JTAG则非常便宜，RP2040某宝的报价只有4元，所以自己制作成本非常低廉，当然使用Pico成本也不是很高
碎碎思·2023-08-11 14:30

FPGA应用学习笔记----定点除法的实现

除以2可以这样移位迭代除法，就是直接除迭代除法，就是直接除除数左移，被除数减去除数，余数大于0则商数置1然后左移，余数作为被减数左移，再减除数，再看余数是否大于0，若大于0，还是这样操作，若小于0，则商数为0，且余数直接等于上次的余数synplifypro自动对定点操作实现这类结构，对整数并自动地优化不利用位
ElE rookie·2023-08-11 14:13

FPGA应用学习-----FIFO双口ram解决时钟域+asic样机的时钟选通

分割同步模块asic时钟的门控时钟，fpga是不推荐采用门控时钟的，有很多方法移除fpga的时钟选通。如果是asic采用门控，fpga不采用不是在内部内部就一个ram双口的相位控制！！！
ElE rookie·2023-08-11 11:36

EP4CE6E22C8 FPGA最小系统电路原理图+PCB源文件

资料下载地址：EP4CE6E22C8FPGA最小系统电路原理图+PCB源文件一、原理图二、PCB
森旺电子·2023-08-11 11:36

[FPGA开发]解决正点原子Xilinx下载器无法下载、灯不亮的问题

问题描述使用正点原子的Xilinx下载器下载时，电脑无法识别下载器，Vivado无法识别开发版。问题解决1.检查XIlinx下载器的灯是否亮起。亮灯说明解决方法红灯亮起下载器可以连接到PC检查开发版是否供电正常蓝灯亮起下载器可以连接到PC，下载器可以连接到开发版正常状态灯不亮下载器无法连接到PC1.换用更高质量的USB线。2.使用万用表检测下载器是否有问题2.其他可能是驱动没有安装好，试试下述解决
Archer-·2023-08-11 11:05

16通道AD采集FMC子卡推荐哪些？

FMC149是一款16通道65MHz采样率14位直流耦合AD采集FMC子卡，符合VITA57.1规范，可以作为一个理想的IO模块耦合至FPGA前端，16通道AD通过FMC连接器（HPC）连接至FPGA从而大大降低了系统信号延迟
北京青翼科技·2023-08-11 11:35

精通DC-DC电源转换电路设计：11个关键要素解析

嵌入式工程师通常对单片机、ARM、DSP、FPGA等设备具有熟练的操作能力。然而，在进行系统设计时，为电源系统供电是一项重要的任务。
深圳市颖特新科技有限公司·2023-08-11 06:57

北京多铁克FPGA笔试题目

1、使用D触发器来实现二分频2、序列检测器，检测101，输出1，其余情况输出0moduleDetect_101(inputclk,inputrst_n,inputdata,//输入的序列outputregflag_101//检测到101序列的输出标志);parameterS0=2'd0;S1=2'd1;S2=2'd2;S4=2'd3;reg[1:0]state,n_state;//序列检测器，输出
chenyu128·2023-08-10 12:40

FPGA外部触发信号毛刺产生及滤波

1、背景最近在某个项目中，遇到输入给FPGA管脚的外部触发信号因为有毛刺产生，导致FPGA接收到的外部触发信号数量多于实际值。
CAOXUN_FPGA·2023-08-10 12:38

全志A40i＋Logos FPGA核心板（4核ARM Cortex-A7）硬件说明

硬件资源SOM-TLA40iF核心板板载ARM、FPGA、ROM、RAM、晶振、电源、LED等硬件资源，并通过B2B连接方式引出IO。
Tronlong创龙·2023-08-10 10:28

电力行业必看，国产评估板-全志科技T3开箱测评

目录1开箱2评估板介绍3接口测试4Docker容器测试5ARM+FPGA通信测试1、开箱评估板采用底板+邮票孔核心板方式，配套：(1)5个资料光盘。
Tronlong创龙·2023-08-10 10:57

基于Xilinx Zynq-7020/7010实现的双系统解决方案，低延时、低功耗，OpenAMP，ARM+FPGA

现代工业设备系统要求越来越复杂，既要强大的多任务的事务处理能力，又需要低延时实时任务处理能力的需求，特别是工业自动化控制领域（如数控机床、机械臂）、电力监测领域（如DTU、继保设备、一二次融合设备）等应用场景尤为迫切。为了满足日益复杂的系统要求，基于XilinxZynq-7020/7010实现的双系统解决方案。XilinxZynq-7020/7010是一款集成双核ARMCortex-A9+Arti
Tronlong创龙·2023-08-10 10:27

Xilinx Kintex-7视频案例开发｜SDI视频输入和SDI视频输出案例

TLK7-EVM是一款基于XilinxKintex-7系列FPGA设计的高端评估板，由核心板和评估底板组成。核心板经过专业的PCBLayout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
Tronlong创龙·2023-08-10 10:25

手把手移植 simpleFOC (三)：编码器篇

文章目录前言一、延时函数二、修改encoder外中断接口1.中断调用接口2.嫁接回调函数3、新增digitalRead函数三、添加编译项四、编译，调试总结前言今天移植的主要内容是simpleFoc的encoder
brotherwyz·2023-08-10 09:40

基于FPGA的PID算法理论详解（1）

基于FPGA的PID算法理论详解（1）1概述比例-积分-微分（PID）控制是业内最常见的控制算法，在工业控制领域有很高的接受度。
LEEE@FPGA·2023-08-10 08:48

Verilog代码与VScode编辑器联合检测语法

语法检查器集成Modelsim的安装破解本文不再赘述，可选的Modelsim有与QuartusII集成的ModelsimAltera和单独的Modelsim，安装QuartusII可以进行简单的仿真和FPGA
shabby爱学习·2023-08-10 08:48

FPGA应用学习笔记--时钟域的控制 亚稳态的解决

时钟域就是同一个时钟的区域，体现在laways语句边缘触发语句中，设计规模增大就会导致时钟不同步，有时差，就要设计多时钟域。会经过与门的延时产生的新时钟域，这种其实不推荐使用，但在ascl里面很常见在处理时钟域的信号传递，一般会有故障具有随机性，不同工艺出现问题的可能性不同，对于亚稳态的检测很少，故障很难被发现，要设计中要注意。要经过组合延时，就会起冲突，间隔不够数据要保证建立时间和保持时间才有效
ElE rookie·2023-08-10 05:12

CUDA C++ Programming Guide

其它计算设备如FPGA，也是energyefficient，但是不如GPU的programflexibility。GPU和CPU的设计目标不同：1）CPU设计为：擅于executeasequenc
mutourend·2023-08-10 03:12

数电FPGA实验：实验一 基于FPGA的计数器设计 （基本任务：采用原理图法设计一个十进制计数器，完成波形功能仿真和时序仿真。拓展任务1：采用原理图法设计一个六进制计数器，完成波形功能仿真和时序仿真）

实验一基于FPGA的计数器设计1.实验目的：（1）掌握QuartusⅡ软件的设计流程；（2）学习原理图设计方法和波形仿真方法。
superlistboy·2023-08-09 22:56

【FPGA协议篇】UART通信及其verilog实现(代码采用传参实现模块通用性，适用于快速开发)

UART通信UART通信简介verilog实现顶层模块接收模块发送模块仿真波形实测结果UART通信简介即通用异步收发器(UniversalAsynchronousReceiver/Transmitter)，是一种串行、异步、全双工的通信协议。特点是通信线路简单，适用于远距离通信，但传输速度慢。数据传输速率：波特率(单位:baud，波特)常见波特率有：1200、2400、4800、19200、384
mrVillain·2023-08-09 22:26

基于FPGA等精度的实时测量频率和占空比

B、Em设置为1Mhz，占空比为46%的信号的占空比2、数据处理模块3、总体仿真七、实测展示八、说明一、要求：利用Altera公司的FPGA开发软件Quartus13.1采用混合设计实现方波信号频率和占空
猪突猛进进进·2023-08-09 22:24

个人作品FPGA

FPGA使用pwm波控制电机附带检测转速一、任务解析1.基础部分：任务要求：a．速度调节：设计输入电路，实现电机转数设定（10进制显示）。
cyh241·2023-08-09 22:24

通过keil使用汇编语言生成二进制文件，并使用vivado仿真cortexm0处理器

本文不附加该书资源，请自行搜索其余相关资料：链接：https://pan.baidu.com/s/1eXJGQtEgLWh8gfwml0Rt8A提取码：0nx9新建Vivado工程在Vivado中新建工程，选择FPGA
铭....·2023-08-09 18:15

fpga clean

@echooffcall:CleanCodeDir%cd%pausegoto:eof:CleanCodeDirsetlocalENABLEDELAYEDEXPANSIONsetCodeDir=%~1for%%jin(tdftdbbpmddbqmsgsmsgsummaryhsdidbkptrptdb_infohb_infocdbhdblogdbrdbammdbdfpdpircfdbsigsofpin
路口游子·2023-08-09 03:41

香山处理器跑仿真和跑FPGA两套环境配置过程小结

============================================裸机ubuntu18.04上运行香山处理器（南湖）makeverilog============================================systemprogramproblemdetected-sudovi/etc/default/apportsudoaptinstalltreegitc
前滩西岸·2023-08-09 01:53

modbus协议转换调试总结

1.常用参数波特率，数据位，停止位，奇偶验证，（设备号），2.调试工具1.modscan2.modbuspollconnection->connet->配置参数（端口，以及条目一的参数），setup（快捷键F8）需要情况下填写设备号
Mr丿black灬·2023-08-08 19:25

Lattice FPGA解码MIPI视频，IMX219摄像头4Line 1080P采集USB3.0输出，提供工程源码硬件原理图PCB和技术支持

目录1、前言2、LatticeFPGA解码MIPI的性能及其优越性3、我这里已有的MIPI编解码方案4、详细设计方案IMX219摄像头及其转接板D-PHY数据对齐MIPICSI2视频数据格式转换视频输出矫正
9527华安·2023-08-08 14:45

FPGA实现SDI视频编解码 SDI接收发送，提供2套工程源码和技术支持

目录1、前言2、设计思路和框架SDI接收SDI缓存写方式处理SDI缓存读方式处理SDI缓存的目的SDI发送3、工程1详解4、工程2详解5、上板调试验证并演示6、福利：工程代码的获取1、前言FPGA实现SDI
9527华安·2023-08-08 14:14

FPGA纯verilog代码实现H264视频压缩 提供工程源码和技术支持

我这里已有的视频图像编解码方案3、H264视频压缩理论4、H264视频压缩-性能表现5、H264视频压缩-设计方案6、Vivado工程详解7、Vivado功能仿真8、福利：工程代码的获取1、前言H264视频压缩与解码在FPGA
9527华安·2023-08-08 14:14

FPGA纯verilog代码实现H265视频压缩 支持4K30帧分辨率 提供工程源码和技术支持

-性能表现5、H265--视频压缩--设计方案6、H265--视频压缩--时序7、Vivado工程详解8、移植上板应用9、Vivado功能仿真10、福利：工程代码的获取1、前言H265视频压缩与解码在FPGA
9527华安·2023-08-08 14:14

FPGA纯verilog代码实现4路视频缩放拼接 提供工程源码和技术支持

目录1、前言2、目前主流的FPGA图像缩放方案3、目前主流的FPGA视频拼接方案4、本设计方案的优越性5、详细设计方案解读HDMI输入图像缩放图像缓存VGA时序HDMI输出6、vivado工程详解7、上板调试验证
9527华安·2023-08-08 14:13

FPGA使用GTX实现SFP光纤收发SDI视频 全网首创略显高端 提供工程源码和技术支持

目录1、前言2、设计思路和框架3、vivado工程详解4、上板调试验证并演示5、福利：工程代码的获取1、前言FPGA实现SDI视频编解码目前有两种方案：一是使用专用编解码芯片，比如典型的接收器GS2971
9527华安·2023-08-08 14:43
上一页 56 57 58 59 60 61 62 63 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他