E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA通信技术
营销短信XML接口对接发送示例
在现代社会中,
通信技术
日新月异,其中,短信作为一种快速、简便的通信方式,仍然在日常生活中占据着重要的地位。为了满足各种应用场景的需求,短信接口应运而生,成为了实现高能有效通信的关键。
乐讯通云通信
·
2024-08-25 23:11
java
前端
服务器
c#
python
php
xml
fpga
图像处理实战-开运算
先腐蚀后膨胀
FPGA
实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2222:00:36//DesignName://ModuleName
梦梦梦梦子~
·
2024-08-25 23:38
OV5640+图像处理
fpga开发
图像处理
人工智能
反无人机技术综述:
通信技术
与人工智能的融合
来源:无人争锋近年来,智能无人系统的发展日新月异。在俄乌冲突这一现代战争中,双方都大规模使用了无人机执行多样化任务,包括侦查、打击和情报搜集等。无人机为战场带来了前所未有的洞察力,从而改变了传统的战略和战术。因此,反无人机技术的研究和发展变得尤为重要。图1展示了一套当前广泛采用的反无人机系统架构。反无人机技术的现状为了有效应对无人机技术的挑战,研究人员已经开发了多种反无人机技术。这些技术主要分为两
人工智能学家
·
2024-08-25 21:59
无人机
人工智能
WebRTC 实时通信:构建高效网页视频通话的秘诀
标题:WebRTC实时通信:构建高效网页视频通话的秘诀WebRTC(WebReal-TimeCommunications),即网页实时
通信技术
,是一种支持浏览器间无需额外插件即可实现音视频实时通信的API
liuxin33445566
·
2024-08-25 06:22
webrtc
音视频
(10)时序收敛专题--->原则十
1.1.1本节目录1)本节目录;2)本节引言;3)
FPGA
简介;4)时序收敛原则十5)结束语。1.1.2本节引言“不积跬步,无以至千里;不积小流,无以成江海。
宁静致远dream
·
2024-08-25 05:18
FPGA积沙成塔
fpga开发
FPGA
IC
FPGA
硬件扑克牌比赛报名倒计时~!
比赛详细情况在这里:欢迎报名|“向日葵杯”全国教育仿真技术大赛——
FPGA
硬件扑克牌对抗赛道(qq.com)30s了解比赛玩法!
今天也很爱学习
·
2024-08-25 04:11
fpga开发
fpga入门
比赛
扑克牌
vivado
FPGA
工程师成长路线(持续更新ing,欢迎补充)
一、开发能力1、
FPGA
基础知识(1)数电基础知识逻辑门锁存器触发器进制码制状态机竞争与冒险verilog语法(2)
FPGA
片上资源可配置逻辑块嵌入式块RAM时钟管理资源可编程输入输出单元(IOB)丰富的布线资源底层内嵌功能单元
白开水不甜
·
2024-08-25 03:05
fpga开发
AD7606芯片驱动-
FPGA
实现
介绍本次
FPGA
使用的是8通道串行采样模式,设计中所用到的AD7606引脚说明如下:名称定义CONVST同步采集转换开始信号BUSYADC忙碌状态信号RD/SCLK采样/寄存器工作时钟CS片选使能DOUTA
热爱学习地派大星
·
2024-08-23 20:23
fpga开发
嵌入式硬件
fpga
mcu
单片机
fpga
图像处理实战-图像腐蚀
图像腐蚀图像腐蚀(Erosion)是一种常用的形态学操作,主要用于消除图像中的小白噪声、分离相连的物体或缩小前景对象。腐蚀操作通常在二值图像(黑白图像)上进行,但也可以应用于灰度图像。图像腐蚀的基本原理图像腐蚀的基本思想是将一个结构元素(也称为核)在图像上进行滑动,并对其覆盖的区域进行操作。对于二值图像,腐蚀操作会使前景(通常是白色像素,值为1)中的像素在结构元素覆盖范围内,如果结构元素的所有像素
梦梦梦梦子~
·
2024-08-23 08:11
OV5640+图像处理
图像处理
计算机视觉
人工智能
fpga
图像处理实战-垂直镜像(二)
FPGA
实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2018:47:24//DesignName://ModuleName
梦梦梦梦子~
·
2024-08-23 08:41
OV5640+图像处理
fpga开发
fpga
图像处理实战-对角镜像
FPGA
实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2120:08:47//DesignName://ModuleName
梦梦梦梦子~
·
2024-08-23 08:41
OV5640+图像处理
fpga开发
fpga
图像处理实战-YCBCR转RGB
128G=Y-0.344*(U-128)-0.714*(V-128)=Y-0.344*CB-0.714*CR+1.058*128B=Y+1.772*(U-128)=Y+1.772*CB-1.772*128
FPGA
梦梦梦梦子~
·
2024-08-23 08:41
OV5640+图像处理
图像处理
人工智能
数字IC/
FPGA
中有符号数的处理探究
做秋招笔试题时不出意外地又发现了知识盲区,特此学习记录。1.前提说明有符号数无非分为两种:正数和负数,其中正数的符号位是0,不会引起歧义,负数的符号为1,采用的是补码表示。此处复习一下补码的知识:对正数而言原码反码补码一致,负数则有区别,要掌握将熟知的十进制负数转化成补码的形式表示,反之亦然。1.1根据补码计算实际值转化规则为:如果符号位(最高位)是0,那么这个数是非负数,补码和实际值相同。如果符
-interface
·
2024-08-22 16:05
数字IC
fpga开发
阿里云服务器X86计算、Arm计算、GPU/
FPGA
/ASIC、弹性裸金属服务器、高性能计算架构区别
在我们选购阿里云服务器的时候,云服务器架构有X86计算、ARM计算、GPU/
FPGA
/ASIC、弹性裸金属服务器、高性能计算可选,有的用户并不清楚他们之间有何区别,本文主要简单介绍下不同类型的云服务器有何不同
阿里云最新优惠和活动汇总
·
2024-08-22 16:13
PCIE-Precode
[
FPGA
实现及PCIeIP核知识点]PCIe为什么要增加Precoding?-
FPGA
常见问题论坛-
FPGA
CPLD-ChipDebug一旦打开就持续到下次recovery.rc
+徐火火+
·
2024-08-22 13:13
PCIE
fpga开发
FPGA
经验分享——时序收敛之路
FPGA
经验分享——时序收敛之路2017-04-0113:021132人阅读评论(0)收藏举报分类:
FPGA
研究(42)
FPGA
之时序分析(2)首先感谢coyoo博主一直以来在EDN上分享他的经验,也感谢他这次慷慨拿出新作与我们分享
清风飞扬go
·
2024-08-22 06:31
早安同凯
2012年1月18日,由我国主导的第四代移动
通信技术
TD-LTE-Advanced被国际电信联盟确定成为第四代移动通信(4G)
早安同凯
·
2024-08-22 02:55
基于
FPGA
的UDP协议栈设计第二章_IP层设计
文章目录前言:IP层报文解析一、IP_TX模块一、IP_RX模块总结前言:IP层报文解析参考:https://blog.csdn.net/Mary19920410/article/details/59035804版本:IP协议的版本,4bit,IPV4-0100,IPV6-0110首部长度:IP报头的长度。固定部分的长度(20字节,5个32bit,一般就填5)和可变部分的长度之和。4bit。最大为
顺子学不会FPGA
·
2024-03-26 19:38
UDP协议栈设计
udp
tcp/ip
网络
fpga开发
春招面试高频题目总结
--->延展一下有哪些进程间
通信技术
,优劣如何?有大量的插入sql语句,一条条的插入性能很差,如何通过事务进行优化?保证线程安全的策略有哪些?你知道哪些设计模式?有什么理解?
小杰312
·
2024-03-22 03:19
面试笔试
面试
c++
职场和发展
学习
北斗校时服务器(GPS授时服务器,NTP同步时钟)
北斗校时服务器(GPS授时服务器,NTP同步时钟)北斗校时服务器(GPS授时服务器,NTP同步时钟)随着计算机和网络
通信技术
的飞速发展,火电厂热工自动化系统数字化、网络化的时代已经到来。
安徽京准
·
2024-03-20 09:49
NTP网络时间服务器
NTP网络校时服务器
NTP网络时钟协议
NTP
校时服务器
卫星授时器
NTP网络校时器
时间同步服务器
【vivado】
fpga
时钟信号引入
FPGA
的时钟信号一般由板上晶振经由时钟引脚引入,有时由于工程需要也会从pin脚引入其他外部时钟,这时为了该时钟能够正常工作,满足xilinx
fpga
的外部时钟引入规则。
刘小适
·
2024-03-16 12:18
日拱一卒
Xilinx
SoC
FPGA
fpga开发
【AI生成】无人机数据传输链路现状及优化方案
二、无人机数据传输链路现状传输距离受限:目前大多数无人机数据传输链路采用无线
通信技术
,如2.4GHz、
Alnonfy
·
2024-03-15 18:52
人工智能
无人机
FPGA
常用通信协议 —UART(二)---UART接收
一、信号说明因为是接收端,所以输入的是RX,发送端一次发8位串行数据,在本模块中,要接收这8位数据并转换为并行数据,因为最终要实现数据的回环,这8位并行数据会在下一个模块中被转换为串行数据再发出去,需要一个数据有效信号,当它拉高时表示八位数据接收完成,可以进行并串转换并发送了。时钟采用50Mhz,下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
毛豆仙人
·
2024-03-15 00:54
fpga开发
亿道三防手持机丨安卓加固手持终端丨手持机PDA丨货物出入库
一、三防手持机与功能三防手持机是一种具有防水、防尘和防摔性能的便携式电子设备,通常采用触摸屏和无线
通信技术
。它具备以下功能:数据采集:通过扫描条码、RFID识别等方式,
emdoorrugged
·
2024-03-13 19:14
手持终端
手持机PDA
大数据
pda终端
工业pda
手持智能巡检终端
rfid智能手持终端
【深度解析】5G与6G网络性能?5g和6g的网络性能对比?
随着科技的飞速发展,第五代移动
通信技术
(5G)已经逐渐融入我们的生活。而在不久的将来,第六代移动
通信技术
(6G)也将崭露头角,为我们带来更加震撼的网络体验。那么,5G和6G在网络性能上有哪些不同呢?
绘多多
·
2024-03-13 14:10
FPGA
-AXI4总线介绍
下一节:AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种:AXI4:是面向高性能传输且带有存储地址映射的,最大允许256次数据突发传输。AXI4-Lite:轻量级的地址映射传输。AXI4-Stream:无地址映射,允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号(代表写地址控制信号等)AWID:写地址IDAWADDR:写地址,一次突发传输的起始地址AWLE
北纬二六
·
2024-03-11 22:10
AXI协议学习
fpga开发
FPGA
_AXI4总线
转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么?AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0,发布于2003年。当前的最新的版本发布于2010年。AXI4:主要面向高性能地址映射通信的需求;AXI4-Lite:是一个简单地吞吐量地址映射性通信总线;AX
neufeifatonju
·
2024-03-11 22:09
FPGA
AXI4
如何成为
fpga
工程师
FPGA
的应用领域非常的广,尤其再人工智能,大数据,云计算等等方向非常吃香。
宸极FPGA_IC
·
2024-03-09 04:29
fpga开发
fpga
硬件工程
嵌入式硬件
密码学——基本概念
引言在计算机和
通信技术
发达的现代社会,密码已经成为防止信息被篡改,盗取等方面不可或缺的技术。可应用于:本人身份认证,网上交易加密和认证。保证文件不被篡改的电子签名。电子邮件的加密等等领域。
CCC_bi
·
2024-03-09 01:54
课程理论知识学习
密码学
基于单片机的储油罐液位无线监测系统
摘要:本设计通过无线
通信技术
为油田储油罐设计了一款液位测量装置,以STC89C52单片机为中心控制器,采用超声波测距模块HC-SR04作为液位测量传感器,选用nRF24L01无线通信模块对采集到的数据进行实时发送与接收
电气_空空
·
2024-03-08 13:08
单片机
毕业设计
单片机
嵌入式硬件
毕设
51单片机
【EDA概述】
文章目录前言一、EAD技术的发展二、
FPGA
和CPLD有什么区别三、
FPGA
应用?
Winner1300
·
2024-03-06 18:42
EDA
fpga开发
#
FPGA
(基础知识)
1.IDE:QuartusII2.设备:CycloneIIEP2C8Q208C8N3.实验:正点原子-verilog基础知识4.时序图:5.步骤6.代码:
GrassFishStudio
·
2024-03-01 15:28
fpga开发
软考笔记--信息系统开发方法(下)
信息系统是一个极其复杂的人机交互系统,它不仅包含计算机技术,
通信技术
和网络规划以及其他的工程技术,而且,它还是一个复杂的管理系统,需要管理理论和方法的支持,因此,与其他工程项目相比,信息系统工程项目的开发和管理显得更加复杂
赤露水
·
2024-02-26 05:15
笔记
xilinx
FPGA
除法器IP核(divider)的使用 vivado 2019.1
参考:xilinx
FPGA
除法器ip核(divider)的使用(VHDL&Vivado)_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型,跟ISE
小 阿 飞
·
2024-02-20 21:31
fpga开发
除法器 c语言 模拟,用Vivado-HLS实现低latency除法器
XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范,算法转成RegisterTransferLevel(RTL)实现,可综合到Xilinx
FPGA
小小羊羊羊
·
2024-02-20 21:00
除法器
c语言
模拟
xilinx
FPGA
乘法器 除法器 开方 IP核的使用(VHDL&ISE)
目录一、乘法器ip核1.新建工程之后建一个ip核文件:2.配置ip核:3.编写顶层文件或者激励文件:第一种情况:这个是加了ce的第二种情况:这个是加了ce和sclr的第三种情况:这个是不加使能的乘法器的正确使用:第二天的新进展:最高位是1结果之所以出问题,是因为设置的时候我忘了改了,那个输入的类型默认是signed,即有符号位,大家一定要看清楚哟,按照自己需求,看是否设置最高位为有符号位二、除法器
坚持每天写程序
·
2024-02-20 21:30
xilinx
fpga
ip核使用例程(VHDL)
FPGA
VHDL
ISE
fpga开发
数字信号处理基础----xilinx除法器IP使用
但在一些特殊情况下,希望采用乘除法,这时候在
FPGA
当中就需要专用的IP了。乘除法在
FPGA
当中实现起来是比较困难的一件事情。
black_pigeon
·
2024-02-20 21:27
FPGA数字信号处理
数字信号处理基础
补码
数字孪生与智慧城市:共筑未来城市的科技基石
而智慧城市则借助先进的信息
通信技术
,提升城市的智能化水平,提高市民的生活质量。本文将探讨数字孪生与智慧城市如何共同构筑未来城市的科技基石。
方案365
·
2024-02-20 21:35
数字孪生
智慧城市
人工智能
智慧城市
科技
人工智能
数字孪生
【网络基础】计算机网络概论
网络的产生计算机网络是计算机技术和
通信技术
结合的产物。计算机硬件技术的发展提升了计算机的运算速度,而
通信技术
的发展提升了数据交换的速度。两者的结合推动了计算机网络的迅速发展。
有敬无畏乐以忘忧
·
2024-02-20 20:10
网络基础
UniApp中打开蓝牙所需哪些权限
蓝牙技术作为一种短距离无线
通信技术
,已经广泛应用于各种设备中,包括智能手机、智能手表、蓝牙耳
·
2024-02-20 16:03
uni-app
五部委将联合开展智能网联汽车“车路云一体化”应用试点工作
01智能网联技术智能网联,又叫做“车联网”、“车路协同”、“车路云一体化”,它采用无线
通信技术
将车辆与外部环境、其他车辆、云端服务器等进行
德思特
·
2024-02-20 13:24
车辆无线通信
车联网
智能网联汽车
V2X
轨道交通信号增强与覆盖解决方案——经济高效,灵活应用于各类轨道交通场景!
伴随着无线
通信技术
的快速发展将我们带入电子时代,出行的过程中对无线通信的依赖程度越来越高,无论是车站还是车内都需要强大、高质量的解决方案以确保持续稳定的连接。
德思特
·
2024-02-20 13:24
车辆无线通信
GNSS模拟
5G
轨道交通
GNSS
无线通信技术
轨道交通信号
基于
FPGA
的I2C接口控制器(包含单字节和多字节读写)
1、概括 前文对IIC的时序做了详细的讲解,还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位,每次操作后接收方都需要进行应答。主机向从机写入数据后,从机接收数据,需要把总线拉低来告知主机,前面发送的数据已经被接收。主机在读取从机数据后,如果还需要继续读取数据,就要对从机做出应答,否则不应答。 另一个需要注意的是数据在时钟的低电平中间进行赋值,
电路_fpga
·
2024-02-20 12:51
FPGA
FPGA基础模块
fpga开发
【
FPGA
开发】HDMI通信协议解析及
FPGA
实现
本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语:IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything
·
2024-02-20 12:51
FPGA开发
fpga开发
FPGA
时钟资源与设计方法——IO延迟约束(Vivado)
只能分析内部的时序信息,对于外部的时序信息Vivado无法提供,在设计中要精确建模外部时序信息,必须为输入和输出端口提供输入输出延迟信息,而I/O延迟约束就是告知XilinxVivado集成设计环境(IDE)
FPGA
CWNULT
·
2024-02-20 12:19
fpga开发
Xilinx(AMD) 7系列
FPGA
配置引脚说明
xilinx7系列
FPGA
配置引脚下表详细描述了xilinx7系列
FPGA
所有配置引脚及其功能。
CWNULT
·
2024-02-20 12:19
加载配置篇
fpga开发
【
FPGA
】高云
FPGA
之数字钟实验->HC595驱动数码管
高云
FPGA
之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真
凉开水白菜
·
2024-02-20 12:18
FPGA
fpga开发
高云
嵌入式 系统 开发 - 第一件事 “搭开发环境”
无论是对DSP,
FPGA
,或其他可编程芯片开发都要“搭开发环境”:懒得写太多字,画个图来扯淡吧!看看实际怎么搞的:)这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊,上面的图是一个通用说明。
FOOLCODE
·
2024-02-20 12:42
DSP
数字信号处理芯片应用
FPGA
现场可编程门阵列芯片应用
fpga开发
FPGA
时钟资源与设计方法——时钟抖动(jitter)、时钟偏斜(skew)概念讲解
目录1时钟抖动(clockjitter)2时钟偏斜(clockskew)1时钟抖动(clockjitter)时钟抖动(Jitter):时钟抖动指的是时钟周期的不稳定性,即:时钟周期随着时间发生变化。时钟抖动是由于晶振本身稳定性导致的,跟晶振本身的工艺有关,所以在设计中无法避免它能带来的影响,通常只能在设计中留有一定的余量。2时钟偏斜(clockskew)时钟偏斜(skew):时钟偏斜指电路中源时钟
CWNULT
·
2024-02-20 12:40
fpga开发
VPX信号处理卡设计原理图:9-基于DSP TMS320C6678+
FPGA
XC7V690T的6U VPX信号处理卡 信号处理 无线电通信
板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的
FPGA
XC7V690T-2FFG1761I作为主处理器,Xilinx的AritexXC7A200T作为辅助处理器。
hexiaoyan827
·
2024-02-20 08:53
fpga开发
VPX信号处理卡
信号处理
无线电通信领域
固态硬盘存储
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他