E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ISE
rickyyu学FPGA——
ISE
在线调试过程中通过chipscope抓取不到相关信号怎么办？
在ChipScope中添加一些引脚的信号，但列表中并没有显示，原因是综合的地方没设置好，应该将
ISE
中XST-synthesis的属性做如下设置：keephierarchy设为YES或者soft。
ricky__yu
·
2020-08-08 20:15
测试告警
利用
ISE
的ChipScope抓取FPGA内部信号
博客背景：做一个4路采集板，FPGA采用Spartan6，抓取与ADC通信的SPI信号第一步建立工程，SPI通信协议写好后，在项目中加入ICON和ILA核（使用ILA核或者VIO核时，必须要用ICON核的CONTROL与其相连，如下图所示）。添加完IP核并设置好要监控的信号参数（参数个数及每个参数的宽度）后，在.v程序内例化上述两核，代码如下：ICONICON_inst1(.CONTROL0(CO
mm5670252
·
2020-08-08 18:54
FPGA
在
ISE
平台上实现跑马灯并烧录到FPGA VIRTEX7板子上
首先新建工程文件File-NewProject我的FPGA板子型号如下：建好工程文件后编写代码：在红色区域右键NewSource定义引脚：因为V7时钟为差分时钟，所以需要两个时钟信号clk_in_p、clk_in_n编辑led.v`timescale1ns/1ps////////////////////////////////////////////////////////////////////
a703720979930747
·
2020-08-08 13:39
[Xiliinx FPGA] #12 UCF 与 XDC 约束文件
UCF为
ISE
里的约束文件，在Vivado中不再使用，改为XDC文件关于XDC文件：1，vivado约束文件参考ug903-vivado-using-constraints，这里有详细关于约束规则，原理
Zenor_one
·
2020-08-08 13:49
ISE
中启动modelsim时出现了下面的错误
我在
ISE
中启动modelsim时出现了下面的错误Loadingwork.tb_ic1_func#**Error:(vsim-19)Failedtoaccesslibrary'xilinxcorelib_ver'at"xilinxcorelib_ver
sun shang chao
·
2020-08-08 13:18
FPGA
XILINX
ISE
学习笔记（持续更新。。。。。）
1.https://blog.csdn.net/lagran/article/details/7580747（
ISE
创建Microblaze软核（一））2.https://blog.csdn.net/lagran
R@
·
2020-08-08 13:36
Xilinx
Zynq 上的OpenCV加速学习
想要运行这个demo设计还真有点难度，问题比较多，准备还是从底层代码看起，：（xapp1167设计包含两个文件夹，一个是
ISE
实现，一个是Vivado实现，Vivado不是很熟悉，还
huamingshen
·
2020-08-08 11:08
FPGA
Linux
【OpenHW参赛手记】AXI-Stream接口开发详细流程
笔者使用的软件版本为
ISE
14.2。1.建立PlanAhead工程，一直到进入XPS，具体流程见官方文档CTT[1]。2.在XPS中，添加一个AXI-DMA模块，配置界面如图1所示。
卜居
·
2020-08-08 11:12
防止
ISE
优化信号
综合是将我们的设计转化为FPGA可以读懂的配置文件的第一个步骤。本文努力从0基础开始向大家说明综合的基本知识和高级技巧。话说所有的功能都有它应用的环境。在了解某个按钮选项有某个功能的时候，我们更应该了解应该在什么时候什么情况使用它。所以我以这种问答的形式，向大家展示综合过程中可能遇到的方方面面的问题以及解决的方法。-----------基础知识--------------1.什么是综合？综合就是把
herejing
·
2020-08-08 11:24
verilog程序，
ISE
10.1环境下，综合出错“ this signal is connected to multiple drivers.”
ISE
调试手记，问题总结与解决（2）：背景：Xilinx公司的FPGA，
ISE
10.1开发环境，verilogHDL语言问题描述：检查语法没有错误，用modelsim仿真也可以，但综合时出错，错误如下：
zhenzhen90
·
2020-08-07 22:39
FPGA
XILINX FPGA和CPLD引脚约束步骤
XILINXFPGA和CPLD管教约束1、XILINXCPLD引脚配置打开
ISE
，这个工程所用的芯片是CoolrunnerIICPLD系列的XC2C32A，找到floorplanIO-Pre-Synthesis
TianMa行空
·
2020-08-07 21:01
fpga/cpld
Verilog实现4位数码管动态显示（FPGA）
本文提供了在Basys2开发板上实现4位数码管动态显示的代码，并在
ISE
13.4_1上调试通过，下载到开发板后可实现将8个SW输入的两位十六进制数对应的8421BCD码，显示在数码管上。
使弓弦
·
2020-08-07 20:47
Verilog
FPGA约束设置
不同厂家的FPGA使用的软件不一样，约束设置也不同，目前，altera的QuartusII软件已经能够支持Synposys的TCL语法格式的约束，其约束设置的命令与语法与ASIC几乎一致；Xilinx的
ISE
weixin_33794672
·
2020-08-07 20:33
Xilinx
ISE
FIFO读写操作仿真学习
---恢复内容开始---针对xilinxFIFOIP核进行简单的学习，整个流程参考http://www.eefocus.com/guoke1993102/blog/15-06/313183_36284.html，仿真工具使用modelsim.FIFOip核设置参照链接设置，本文不再贴图，其中部分设置更改如下：之后开始编写程序，程序代码如下：1`timescale1ns/1ps2//////////
weixin_30273931
·
2020-08-07 19:40
如何写一个仿真文件——testbench
运行环境一般是
ise
或者vivado自带的仿真工具，或者如modelsim一样的第三方仿真工具。如下图所示，仿真模型就好比是"一道菜"（Verilogdesi
瓜大三哥
·
2020-08-07 18:29
FPGA仿真
fpga
verilog
PyQt5之按钮类控件
一、QAbstractButton类QAbstractButton提供的状态：状态含义isDown()提示按钮是否被按下isChecked()提示按钮是否已经标记
isE
Anony吧
·
2020-08-07 17:10
Python
FPGA零基础学习：数字电路中的组合逻辑
后续会陆续更新Xilinx的Vivado、
ISE
及相关操作
FPGA技术江湖
·
2020-08-07 17:34
FPGA零基础学习系列
初学者必备
Xilinx FPGA用户约束文件（转自xilinx
ISE
开发指南
FPGA设计中的约束文件有3类：用户设计文件（.UCF文件）、网表约束文件（.NCF文件）以及物理约束文件（.PCF文件），可以完成时序约束、管脚约束以及区域约束。3类约束文件的关系为：用户在设计输入阶段编写UCF文件，然后UCF文件和设计综合后生成NCF文件，最后再经过实现后生成PCF文件。UCF文件是ASC2码文件，描述了逻辑设计的约束，可以用文本编辑器和Xilinx约束文件编辑器进行编辑。N
makebuaa
·
2020-08-07 15:28
FPGA
（10）
ISE
约束文件UCF与Vivado 约束文件XDC（FPGA不积跬步101）
1引言笔者最近做一个项目使用FPGA芯片为Xilinxspartan6，开发软件是
ISE
14.7。
宁静致远dream
·
2020-08-07 15:14
FPGA小试牛刀
zedboard device-tree
本次手记所需的环境为：1、
ISE
14.42、ADI的内核在linux系统上3、ADI的参考设计这次开发手记所用的硬件设计使用的是ADI所提供的参考设计，https://github.com/analogdevicesinc
linuxarmsummary
·
2020-08-07 15:23
FPGA管脚分配时需注意的一些事项（以xilinx xc4vsx55为例）
FPGA管脚分配时需注意的一些事项（以xilinxxc4vsx55为例）平台：XC4VSX55
ISE
10.1设计过FPGA的原理图，看FPGA的手册，说管脚的分配问题，如时钟管脚要用GC类管脚，而且单端时钟输入时要用
jbb0523
·
2020-08-07 14:23
FPGA/CPLD相关
FPGA之FIFO设计（二）
异步FIFO在
ISE
下有两种生成方法：法一：使用COREGenerator生成的DPRAM和自己设计的FIFO控制逻辑，将两者连在一起就构成了FIFO。法二：直接使用FIFO的IP核。
Snail_Walker
·
2020-08-07 13:59
Digital
Chip
Design
BASYS2开发板初学记录（4）——引脚约束
BASYS2开发板初学记录（4）——引脚约束2017-12-29注：win10系统+软件Xilinx_
ISE
14.7+开发板BASYS2关键词：FPGABASYS2Xilinx_ISEVerilog紧接着上篇
WilliamYuYuYu
·
2020-08-07 12:09
fpga例程
verilog
ise
工程移植到vivado中
1.打开vivado图形用户界面2.File-->NewProject3.填好工程名字和工程路径，然后选择ImportedProject4.选择
ISE
,选择合适的XISE文件导入通过这四步可以将
ise
中的工程导入到
LovingDuo
·
2020-08-07 11:10
Zynq
基于FPGA的内部IP核fifo信号仿真
2.fifo模块程序，调用ip核对于
ise
要在工程中使用，ip核需要建i
Headogerz
·
2020-08-07 11:14
音乐蜂鸣器设计-
ISE
操作工具
后续会陆续更新Xilinx的Vivado、
ISE
及相关操作软件的开发的相关内容，学习FPGA
FPGA技术江湖
·
2020-08-06 10:13
FPGA零基础学习系列
初学者必备
fpga
ISE
数码管驱动设计-
ISE
操作工具
后续会陆续更新Xilinx的Vivado、
ISE
及相关操作软件的开发的相关内容，学习FPGA
FPGA技术江湖
·
2020-08-06 10:13
FPGA零基础学习系列
初学者必备
FPGA
ise
数码管
按键控制LED-
ISE
操作工具
后续会陆续更新Xilinx的Vivado、
ISE
及相关操作软件的开发的相关内容，学习FPGA
FPGA技术江湖
·
2020-08-06 10:13
FPGA零基础学习系列
初学者必备
fpga
ISE
按键控制LED灯
xilinx
ise
14.7调用VSCode作为外部编辑器（并在资源管理器中显示工程目录）
Edit=》Preferences=》ISEGeneral=》Editors中选择Custom，并在Commandlinesyntax中添加："{你的vscode安装路径}-r-g$1:$2"设置好后在
ise
#XiaoPL
·
2020-08-05 11:14
更换XILINX
ISE
文本编辑器
更换XILINXISE文本编辑器
ISE
自带的编辑器(ISEtexteditor)在使用过程中有些不如意，主要有：输入中文字符容易崩溃搜索功能有时会无效没有自动补全功能所以本文将介绍如何使用Notepad
Rick王颖
·
2020-08-05 11:29
ISE
和Vivado调用VScode外部编辑器
ISE
和Vivado调用VScode外部编辑器的方法可以参考如下两位大神的，他们写的很详细。
在改代码的小昊子
·
2020-08-05 11:14
用
ISE
14.7引用功能强大的UltraEdit编写Verilog
对于FPGA初学者来说，使用FPGA编译软件所带的编辑器写代码已经完全够用，但随着工程的不断增大，
ISE
自带的编辑器用起来显得有点力不从心，所以本文中我将为大家分享一款功能强大的编辑软件UltraEdit
hi请叫我学霸
·
2020-08-05 10:57
ise
ISE
软件的基本操作
1．
ISE
用户界面
ISE
9.1i的界面如图4-6所示，由上到下主要分为标题栏、菜单栏、工具栏、工程管理区、源文件编辑区、过程管理区、信息显示区、状态栏等8部分。
jbb0523
·
2020-08-05 10:22
ISE&ModelSim使用
ISE
更改内置的编辑器
默认的texteditor只有基本的显示行号和显示outline（大纲）的功能，与其他的文本编辑器比起来，简直弱爆了...既然
ISE
支持外部的文本编辑器，为什么不自己动手设置一个功能强大的编辑器呢？
David_xtd
·
2020-08-05 10:18
源码编辑器
XILINX
ISE
文本编辑器更换为VS code
答曰：
ISE
菜单栏找到Edit—Preferences，打开一个独立的对话框；对话框左侧树状列表ISEGeneral—Editors—右下角一排的help。
骉
·
2020-08-05 10:13
Xilinx FPGA 资源
一、软件Xilinx的软件主要是
ISE
,EDK,ChipScopePro,SystemGenerator,PlanAhead,
bangbang170
·
2020-08-04 02:13
fpga
ISE
工具和它生成的文件
在
ISE
系列软件中，CPLD/FPGA设计的实现主要包括转换(Translate)、映射(Map)、布局布线(Place&Route)和时间参数提取(Timing)等几个方面。
qinxi
·
2020-08-03 20:53
SOPC
ISE
创建Microblaze软核（一）
下面就如何使用
ISE
创建Microblaze软核，写一个简单的入门教程。教程以图片为主，辅以简单的文字进行说明。我使用的是XilinxS
lagran
·
2020-08-03 18:02
FPGA
对于集合一定要调用isEmpty
collection.
isE
guorun18
·
2020-08-03 17:44
API网关开发过程遇到的问题
ISE
中下载Xilinx的bit文件失败时的处理方案
ISE
中下载Xilinx的bit文件失败时的处理方案：”DONEdidnotgohigh”.在使用
ISE
进行FPGA的bit文件下载时，经常会遇到下载失败的问题，提示：“DONEdidnotgohigh
David_xtd
·
2020-08-02 15:18
fpga
两种方式实现FPGA流水灯仿真（基于
ISE
13.4）
1、时钟分频实现12位流水灯moduleled(inputclk,//输入时钟output[11:0]led//led输出);reg[11:0]led_state=12'b0000_0000_0001;//led初始状态reg[31:0]divclk_cnt=0;//32为计数器regdivclk=0;//分频时钟assignled=led_state;parameterhalfduty_cntv
CAP_Spiers
·
2020-08-02 15:16
FPGA
FPGA工程师招聘
要求熟悉相关仿真、综合软件如：ModelSim、QuartusII、
ISE
等-3年以上在视频压缩方面的ASIC/FPGA的设计经验-有过Xilinx或Altera的FPGA设计经验-熟悉至少一种的视频压缩算
zhongrg
·
2020-08-02 15:10
电脑相关文章
（22）Xilinx FPGA开发软件chipscope（FPGA不积跬步101）
1chipscope调试流程1、打开
ISE
14.72、生成bit文件3、双击chipscopePROAnalyzer4、点击类似蜘蛛一样的快捷键（OpenCable/SearchJTAGChain）。
宁静致远dream
·
2020-08-02 13:13
FPGA小试牛刀
（23）
ISE
14.7 PLL输出时钟不能直接输出到普通IO（FPGA不积跬步101）
1问题描述开发软件：
ISE
14.7。硬件平台：XilinxSpartan6。
宁静致远dream
·
2020-08-02 13:13
FPGA小试牛刀
ubuntu16.04 64位下
ISE
+modelsim的联合安装
PC环境是64位Ubuntu16.04，
ISE
是64位14.7，从官网上下载的，modelsim在官网上怎么都没法下载，从eetop一个哥们那分享里下载的，用了好多论坛积分，
ISE
的安装目录为/opt/
SingleWill
·
2020-07-30 18:25
Linux
强大的Vivado IP工具——自定义IP的使用
网表的提交可以算是相当方便的操作了，这在
ISE
的时期还体会不到，但到了Vivado中，正如amazingicecream在博文ht
非鱼知乐
·
2020-07-30 06:03
Xilinx FPGA中RS编码IP核之Generator Start
前一阵子，学习如何调用
ISE
中RS编码的IP核，进行信息序列的编码，多亏了有现成的IP核，大大减轻了工作量，于是便翻起了RS编码的Datasheet，发现用起来还蛮简单的，直到编了一段代码测试完，发现编码后的符号和
fallen-queen
·
2020-07-30 01:17
HW-FPGA
LED流水灯设计-
ISE
操作工具
后续会陆续更新Xilinx的Vivado、
ISE
及相关操作软件的开发的相关内容，学习FPGA
FPGA技术江湖
·
2020-07-29 23:07
FPGA零基础学习系列
初学者必备
fpga
ISE
流水灯
Signal tap 逻辑分析仪使用教程
后续会陆续更新Xilinx的Vivado、
ISE
及相关操作软件的开发的相关内容，学习FPGA
FPGA技术江湖
·
2020-07-29 23:05
FPGA零基础学习系列
初学者必备
fpga
逻辑分析仪
FPGA零基础学习：按键控制LED
后续会陆续更新Xilinx的Vivado、
ISE
及相关操作软件的开发的相关内容，学习FPGA
FPGA技术江湖
·
2020-07-29 23:05
FPGA零基础学习系列
初学者必备
上一页
5
6
7
8
9
10
11
12
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他