Quartus软件安装问题

FPGA电梯控制系统

参考资料软件平台：quartus13.1(参考正点原子)百度网盘下载地址提取码:jxpe破解地址所实现的功能：显示部分：六位数码管第一位显示用户设置的目标楼层数，最后一位显示电梯当前的楼层。
浅忆Ly·2023-07-17 16:06

VHDL数字频率计的设计

一.实验目的二.实验内容三.实验设计四.实验步骤五.实验结果一.目的1．学习QuartusⅡ/ISEDesignSuite软件的基本使用方法。
XUAN xue·2023-07-17 16:34

8位16进制频率计设计实验--VHDL

一、实验目的（1）学习并掌握QuartusII的使用方法（2）学习简单时序电路的设计和硬件测试。
易安寄云·2023-07-17 16:01

流水灯——FPGA

文章目录前言一、流水灯介绍二、系统设计1.模块框图2.RTL视图三、源码四、效果五、总结六、参考资料前言环境：1、Quartus18.02、vscode3、板子型号：EP4CE6F17C8要求：每隔0.2s
混子王江江·2023-07-17 09:47

quartus工具篇——modelsim的使用

文章目录quartus工具篇——modelsim的使用1、modelsim简介二、使用教程1、新建工程添加文件2、生成编写仿真文件3、设置仿真4、开启功能仿真5、开启时序仿真6、总结参考视频：quartus
辣子鸡味的橘子·2023-07-16 22:33

Linux（Centos）环境下FPGA EDA软件启动命令

1.IntelQuartus安装完软件后先创建一个脚本文件：ase.sh，其内容为：exportMTI_HOME=/home/work/soft_install/Intel_Quartus/modelsim_aseexportPATH
AI浪潮下FPGA从业者·2023-07-16 09:52

使用Quartus将用户模块封装成网表文件：Quartus17.0及之前版本.qxp文件、Quartus17.1及之后版本.qdb文件（上）

本文共分为两部分，每部分各两小节，详细叙述Quartus17.0及之前版本
AI浪潮下FPGA从业者·2023-07-16 09:51

触摸按键控制LED灯亮灭

文章目录前言一、触摸按键介绍二、触摸按键电路原理模式一：模式二：三、系统设计1、模块框图2、RTL视图四、源码1、touch_led模块五、效果六、总结七、参考资料前言环境：1、Quartus18.12
混子王江江·2023-07-16 04:50

呼吸灯——FPGA

1、介绍2、占空比调节示意图二、系统设计1、系统框图2、RTL视图三、源码四、效果五、总结六、参考资料前言环境：1、Quartus18.02、vscode3、板子型号：EP4CE6F17C8要求：将四个
混子王江江·2023-07-16 04:18

Quartus Prime v18.1 standard安装过程

1.安装过程将QuartusPrime软件、器件支持文件、置入软件，以及您希望安装的任何其他软件产品放到同一个文件目录中。
国际合作的后果·2023-07-15 23:01

2021-03-03

Quartusii分配引脚的三种方式在Altera公司提供的Quartusii软件里，我们可以发现三种分配管脚的方式。1.使用tcl脚本的方法(1)生成tcl文件。
国际合作的后果·2023-07-15 23:00

静态数码管——FPGA

系统设计1、模块框图2、RTL视图三、源码1、seg_led_static模块2、time_count模块3、top_seg_led_static(顶层文件)四、效果五、总结六、参考资料前言环境：1、Quartus18.02
混子王江江·2023-07-15 14:00

【Quartus FPGA】EMIF DDR3 IP 仿真记录

EMIF(ExternalMemoryInterface)是Quartus平台提供的IP，用于实现高速存储器件接口与控制器。
洋洋Young·2023-07-15 02:57

FPGA——pwm呼吸灯

文章目录一、实验环境二、实验任务三、实验过程3.1verilog代码3.2引脚配置四、仿真4.1仿真代码4.2仿真结果五、实验结果六、总结一、实验环境quartus18.1modelsimvscodeCycloneIV
漠影zy·2023-07-14 12:36

FPGA——静态数码管

实验过程4.1time_count模块4.2seg_led_static模块4.3top_seg_led_static模块4.4引脚配置五、仿真5.1仿真代码5.2仿真结果六、实验结果七、总结一、实验环境quartus18.1modelsimvscodeCycloneIV
漠影zy·2023-07-14 12:36

FPGA——点亮led灯

文章目录一、实验环境二、实验任务三、实验过程3.1编写verliog程序3.2引脚配置四、仿真4.1仿真代码4.2仿真结果五、实验结果六、总结一、实验环境quartus18.1vscodeCycloneIV
漠影zy·2023-07-14 12:06

FPGA——按键控制led灯

文章目录一、实验环境二、实验任务三、系统设计四、实验过程4.1编写verilog代码4.2引脚配置五、仿真5.1仿真代码5.2仿真结果六、实验结果七、总结一、实验环境quartus18.1modelsimvscodeCycloneIV
漠影zy·2023-07-14 12:31

FPGA学习笔记_ROM核调用与调试

Insystemmemorycontenteditor内存查看工具的使用4.SignaltapII工具使用5.Verilog代码6.Modelsim仿真7.FPGA板级验证ROM核调用与调试目标：调用Quartus
GloriaHuo·2023-07-13 19:19

FPGA时序约束--实战篇（读懂Vivado时序报告）

目录一、新建工程二、时序报告分析1、打开时序报告界面2、时序报告界面介绍3、时序路径分析三、总结FPGA开发过程中，vivado和quartus等开发软件都会提供时序报告，以方便开发者判断自己的工程时序是否满足时序要求
FPGA狂飙·2023-06-24 06:03

Verilog学习（1）：概念，模块，数据类型，运算符表达式

目标FPGAHHH环境配置quartusⅡhttps://www.bilibili.com/read/cv6688454vscode中编写代码：https://zhuanlan.zhihu.com/p/
AI路漫漫·2023-06-23 14:01

【NiosII学习】第七篇、自定义PWM的IP核

目录第一部分、关于PWM的IP核的储备知识1、什么是IP核2、为什么要自己写IP核3、PWM_IP核的写法第二部分、新建QuartusII工程1、注意第三部分、添加自己的IP核1、添加自己IP核的详细步骤第四部分
大屁桃·2023-06-21 16:38

【NiosII学习】第一篇、如何烧录NiosII工程

目录第一部分、FPGA型号不一样第二部分、复制别人的NiosII工程1、详细步骤第三部分、打开QuartusII的工程1、打开QuartusII的工程的步骤2、在Quartus中打开Eclipse软件步骤第四部分
大屁桃·2023-06-21 16:08

【NiosII学习】第五篇、TIMER定时器中断

目录第一部分、关于Timer定时器的储备知识1、内部寄存器的个数2、你要会的寄存器的使用方法第二部分、新建QuartusII工程1、注意第三部分、修改别人软核1、添加定时器IP核详细步骤2、添加控制LED
大屁桃·2023-06-21 16:08

【NiosII学习】第八篇、在NiosII上面运行uCOSII操作系统

2、留坑第二部分、新建QuartusII工程第三部分、修改别人的软核1、注意第五部分、新建uCOSII工程第六部分、总结1、视频演示2、我的问题3、完整资料第一部分、uCOSII操作系统简介1、什么是uCOSII
大屁桃·2023-06-21 16:08

【NiosII学习】第四篇、USART串口收发

目录第一部分、新建QuartusII工程1、注意第二部分、修改别人软核1、添加UART核的详细步骤第三部分、编写Quartus中的verilog代码1、详细步骤2、verilog代码：第四部分、编写Ecplise
大屁桃·2023-06-21 16:38

【FPGA】QuartusII13.0全编译Error (119013): Current license file does not support the EP4CE10F17C8 device

QuartulsII全编译时，出现如下错误网上很多人说找到32位的exe可以编译成功，但是凭啥64位的就不行了？而且我32位的也不行这种情况就是没破解好，但LicenceSetup显示已经破解好了：检查发现自己的破解器是32位的，如果不注意的话当作64位破解器来破解64位exe，表面上也是破解成功的，编译时也不提示没有Licence，而是提示上面那个错误，但其实是在64位exe中用了32位的Lis
外来务工人员徐某·2023-06-21 10:58

【FPGA】QuartusII13.0实现组合逻辑 3/8 译码器

3/8译码器一般用于资源扩展，如驱动led阵列时，即使是FPGA，IO资源也明显不足，借此可以扩展出更多的IO口，通过实现3/8译码器，记录一下FPGA开发的基本步骤1.代码编写moduledecoder3_8(inputwirein1,//输入信号in1inputwirein2,//输入信号in2inputwirein3,//输入信号in3outputreg[7:0]out//输出信号out);
外来务工人员徐某·2023-06-21 10:58

阅读 Agilent N5061A 编程手册 关键信息笔记

再说我也有点Java基础，没有上位机编程基础，正好符合我的目标：客户端有上位机转换到网页，永久解决上位机软件安装问题和系统不兼容问题
懵 Vito Lee·2023-06-20 21:27

Quartus II 入门案例(VHDL)

前言本文介绍QuartusII的使用方法，通过VHDL硬件描述语言编程来实现简单的电路功能。
门牙会稍息·2023-06-20 01:57

Quartus II简单仿真及no simulation input file错误解决方法

前言本文主要介绍了QuartusII9.1web免安装版的一个入门使用案例和常见问题的解决方法。
门牙会稍息·2023-06-20 01:27

fpga can控制器Verilog altera、xilinx工程

代码均在电路板验证，本店有对应开发板出售（单独购买）2.can控制器Verilog说明书3.quartusii13.0：安装包及破解(ISE14.7如
「已注销」·2023-06-19 05:56

QuartusII（15.0）与Altera-Modelsim联调仿真

本文介绍如何使用quartus与altera-modelsim联调进行仿真。第一步：你的VHDL文件正确编译，没有error（警告可忽略）。第二步：生成TestBench模板文件，并设置信号激励。
有勇有谋·2023-06-18 05:45

计算机组成原理偶校验编码设计,计算机组成原理校验码生成电路的设计.doc

课程设计教学院计算机学院课程名称计算机组成原理课程设计题目校验码生成电路的设计专业计算机科学与技术班级计科一班姓名陈建辉同组人员周海涛石义沣明廷柱指导教师杨斐2013年1月11日目录一概述21.课程设计的目的22.课程设计的要求2二总体方案设计31.设计原理32.整体设计思路43.EDA技术及QUARTUSII
仲树·2023-06-15 21:20

数字系统设计VHDL实验：洗衣机控制器的设计（简易版）

前言学校布置的数字系统设计大作业，要求完成VHDL核心代码的设计，采用quartusII进行相关仿真并且在开发板上实现。
墨痕白羽·2023-06-15 17:44

国产FPGA：替代ATLERAEP4CE10E22的AG10KL144

背景AG10K用于PINTOPIN替代ATLERAEP4CE10E22、EP3C10E144的FPGA，其资源介绍如下：引脚对应如下：一般QuartusII开发方式新建工程FPGA使用QuartusII
江安吴彦祖·2023-06-14 08:45

FPGA实现简易的自动售货机模型

状态机框图3、RTL视图二、源码1.蜂鸣器驱动模块2.按键消抖模块3、PWM模块4、sale_goods模块(状态机部分)5、数码管驱动模块6、Sales(顶层模块)三、效果四、总结五、参考资料前言环境：1、Quartus18.12
混子王江江·2023-06-12 11:28

【嵌入式系统应用开发】FPGA——VGA显示基础实验

1.2VGA的硬件电路介绍1.3VGA显示原理1.4VGA通信协议2VGA显示字符2.1实验准备2.2代码实现3VGA显示彩色条纹4VGA显示彩色图片4.1实验准备4.2总结前言文章使用的工具及板子类型工具：QuartusII13.1
日常脱发的小迈·2023-06-11 11:40

【嵌入式系统应用开发】FPGA——基于HC-SR04超声波测距

1.1超声波原理1.2硬件模块时序图1.3模块说明2设计文件2.1时钟分频2.2超声波测距2.3超声波驱动3实验验证3.1编译3.3硬件测试总结前言环境硬件DE2-115HC-SR04超声波传感器软件Quartus18.1
日常脱发的小迈·2023-06-11 11:38

Vivado下有限状态机的实现

1011状态机的实现文章QuartusII下设计一个用于识别2进制序列“1011”的状态机是在QuartusII软件中设计的一个识别2进制序列“1011”的状态机，这里在Vivado中
西岸贤·2023-06-10 15:27

关于Quartus II 13.0破解失败问题

fpga环境配置问题问题描述：安装quartusII13.0时，使用破解器生成licence.dat文件时，提示了大致如下内容：提示框的标题是sys_cpt.dll。显示问题：该文件正在使用。。。。
我飘向北方·2023-06-09 11:25

基于Quartus件完成1位全加器的设计及4位全加器的设计

文章目录一、1位全加器设计1、原理图输入方法设计1位全加器（1）、半加器的设计（2）、全加器的设计2、Verilog编程方法设计1位全加器3、上板检验二、4位全加器设计1、输入原理图方法设计4位全加器2、Verilog编程方法设计4位全加器3、上板验证一、1位全加器设计1、原理图输入方法设计1位全加器（1）、半加器的设计半加器：指对输入的两个一位二进制数相加a与b，输出一个结果位sum和进位cou
Fu-yu·2023-06-08 06:28

Quartus入门：Quartus II实现D触发器及时序仿真

文章目录一、设计D触发器，进行仿真，时序波形验证1、创建项目2、创建波形文件3、保存编译4、仿真波形图二、调用D触发器，进行仿真，时序波形验证1、创建项目2、创建波形文件3、保存编译4、仿真波形图三、用Verilog语言写D触发器，进行仿真验证1、创建项目2、新建VerilogHDL文件3、编译4、.仿真波形图一、设计D触发器，进行仿真，时序波形验证1、创建项目File->NewProjectWi
Fu-yu·2023-06-08 06:58

基于DE2 115开发板驱动HC_SR04超声波测距模块【附源码】

系统架构设计5.模块说明5.1.hc_sr_driver端口信号列表5.2.状态转移图5.3.时序图5.4.设计文件6.仿真测试7.板级验证与调试8.总结1.实验平台与目的DE2-E115FPGA开发板+Quartus
青柠Miya·2023-06-08 06:23

Verilog 实现数码管显视驱动【附源码】

3.2、系统架构3.3、功能模块划分3.3.1、数据产生模块模块框图信号定义设计文件3.3.2、数码管驱动模块模块框图信号定义设计文件3.3.3、顶层文件3.4、板级验证4、总结1、实验平台软件：PC、QuartusPrime18.1
青柠Miya·2023-06-08 06:23

Quartus设计D触发器并进行仿真观察时序波形

目录一、学习D触发器二、门电路设计D触发器并仿真1、创建工程2、新建原理图文件3、编译4、仿真波形图三、调用D触发器并仿真1、创建工程2、新建文件3、编译4、仿真波形图四、用Verilog语言实现D触发器及时序仿真1、创建工程2、新建VerilogHDL文件3、编译4、仿真波形图一、学习D触发器D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数
漠影zy·2023-06-08 06:18

Quartus | 烧制过程的火候控制及心得体会

模糊的图片点击后即可看到清晰的原图BCD七段数码管的转换模块modulesevenseg(data,ledsegments);input[3:0]data;output[6:0]ledsegments;reg[6:0]ledsegments;always@(*)begincase(data)//gfe_dcba//7段LED数码管的位段编号//654_3210//DE2板上的信号位编号0:leds
shawn233·2023-06-07 03:51

Quartus安装器件库方法

Quartus安装器件库方法Step1：下载器件库Step2：安装器件库Step3：完成Step1：下载器件库  第一步需要下载好我们所安装的Quartus版本所对应支持的器件系列，比如我使用的是QuartusPrime16.1Standard
锅巴不加盐·2023-04-18 20:42

使用Quartus新建一个工程，电路原理图，超详细

如何新建一个Quartus工程想当初作为一个刚刚学数电的人，对这款全英文的软件不是很熟悉，想要掌握好首先得学会新建一个工程。
花椒且喵酱·2023-04-17 21:05

在quartus中使用FFT IP核最全教程(从入门到放弃)

一、准备工作首先需要把需要的器材准备好，我使用的是quartus18.0，并且要使用IP核被破解的版本，不然无法使用其中的FFT和NCO，一定要注意，quartus对于版本非常敏感，一定要严格对应好版本
youzjuer·2023-04-16 18:18

基于Nios-II实现流水灯

目录实验步骤1、新建Quartus项目，选择使用的芯片2、Qsys设计2.1进入Tools->PlatformDesigner2.2设置时钟主频2.3添加Nios-IIProcessor并设置2.4添加
终极末影龙·2023-04-15 05:19
上一页 5 6 7 8 9 10 11 12 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他