SerDes

十二、Spark SQL数据源 - Hive表

需要注意的是，这些Hive依赖项必须出现在所有Worker节点上，因为它们需要访问Hive序列化和反序列化库（SerDes），以便访问存储在Hi
zlwm000·2023-04-03 06:38

【Lattice】视频分割项目 SERDES(PCS) IP 相关问题以及解决方法

抓reval发现serdes的PLL的lock都没起来。解决方案：将上板的输入时钟晶振由27M改成74.25M。将74.2
Ethan_WC·2023-04-01 22:04

Serdes基础

SerDes是什么?SerDes是Serializer/Deserializer的缩写，即串行器和解串器，顾名思义是一种将并行数据转换成串行数据发送，将接收的串行数据转换成并行数据的”器件“。
沙漠的甲壳虫·2023-04-01 08:59

Serdes原理

Serdes原理1.为什么需要SerDes?电子系统中，传送数据的方式一般有两种方式，串口或者并口，具体定义不区分。先来说一下同步与异步通信。二者的区别在于是否有时钟线来对齐数据，采样数据。
wll1228·2023-04-01 08:23

高速接口电路基础（三）：SerDes

8b/10b编码未编码：可能存在连续的1/0，必须使用直流耦合，存在共模或地噪声，适用于传输速率不高＜1Gbps或传输距离不太远＜50cm的场景。编码：8b/10b，8b/9b，64b/66b,128b/130b.优点：有足够的跳变沿，方便恢复时钟01数量产不多，直流平衡，可以采用交流耦合的方式，抑制电源噪声和共模噪声，不用考虑直流偏置点有利于信号的校验，但不够可靠还需要CRC校验可插入控制符。用
Chiplet学者·2023-04-01 08:48

S-012 SerDes详解

SerDes详解1SerDes简介1.1并行总线接口1.2SerDes接口1.3SerDes的特点2发送均衡技术1SerDes简介1.1并行总线接口在SerDes流行之前，芯片之间的互联时通过系统同步或者源同步的并行接口进行接口传输数据
一杯苦咖啡️·2023-04-01 07:23

一文读懂SerDes技术

SerDesTechnology1.SerialInterfaceTechniqueDevelopment1.1Parallel/SerialInterface数据的传输最开始是低速的串行接口（SerialInterface，简称串口），为了提高数据的总带宽,首先想到的是增加数据的传输位宽，再进一步提升速率，也就是并行接口（ParallelInterface，简称并口）的方式，并逐渐取代传统低速串
沱江一苇·2023-04-01 07:20

serdes简介

1x2x4x指使用的serdes的数量1xserDes的速率是1.25GSGMIIinterfacesareofferedviatheSerDesinterfacesignals.sgmii是串行介质独立媒体接口
fengzhishang_meteor·2023-04-01 07:40

serdes基本概念扫盲

一、serdes基本介绍Xilinx公司的许多FPGA已经内置了一个或多个MGT（Multi-GigabitTransceiver）收发器，也叫做SERDES（Multi-GigabitSerializer
数字设计爱好者·2023-04-01 07:39

硬件扫盲系列-接口

硬件扫盲系列-接口1.前言2.概念2.1PCIE接口2.2HDMI接口2.3SATA接口2.4Serdes接口2.5LVDS接口2.61553B接口2.7Spacewire接口1.前言一直很奇怪为何要弄那么多接口
丸子的蓝口袋·2023-04-01 07:09

Serdes 高速串行接口

一、SERDES的作用1.1并行总线接口在SerDes流行之前,芯片之间的互联通过系统同步或者源同步的并行接口传输数据,图1.1演示了系统和源同步并行接口。
Brad.Ji·2023-04-01 07:27

高速Serdes串行接口

外部的扰动以及时钟抖动不会太影响数据流的恢复，但是如果时钟信号突破了1G甚至更高的情况下，外界环境中比如EMI的各种影响会引起时钟发生抖动，在高速采样恢复的过程中，这就没办法使用该时钟信号恢复数据，这里就用到了高速Serdes
Brad.Ji·2023-04-01 07:57

SerDes接口——架构与电路

随着对数据传输速率要求的不断提高，SERDES应运而生。
沧海一升·2023-04-01 07:53

nvidia drive agx orin nvsipl camera数据流 驱动层分析

：nvidiadriveos中关于camera，自己封装了一层nvsipl框架，在linux应用层，可以直接调用nvmedia库，即可操作摄像头，对于配置这一块，也提供了json文件，xml文件来进行serdes
科技之光666·2023-03-17 20:01

OK1046A-C SerDes通道分配和多路复用

其SerDes模块功能强大，相互关系稍微复杂，因此本文通过对CPUSerDes通道的相对关系的分析，以及LS1
LHMC123·2023-03-14 17:02

Xilinx关于GTX的IP核serdes仿真和使用

平台：vivado2017.4芯片：xc7k325tfbg676-2(active)关于GTX的开发学习。使用xilinx官方提供的IP核。最近在学习完PCIE协议，使用逻辑解析PCIE协议代码各种包头。那么数据在外传输用的什么方式呢？这里就是使用了GTX高速串行总线。那么GTX高速串行总线是什么呢？我们知道一般的数据传输都是采用的并行总线，一条时钟线，并行的数据总线。数据在时钟的边沿传输，和数据
爱漂流的易子·2023-03-13 18:56

玻纤效应对skew的影响（三）

skew的影响（一）玻纤效应对skew的影响（二）对内skew对32GbpsNRZ和64GbpsPAM-4的影响这一篇中，玻纤效应造成的对内skew将会加入到32GbpsNRZ和64GbpsPAM-4SerDes
小孟boy·2023-01-05 22:26

玻纤效应对skew的影响（一）

在高速SerDes传输系统中，随着信号速率的提高，UI会越来越小，传输线的对内skew会越来越大。
小孟boy·2023-01-05 22:26

Marvell交换芯片88E6321/88E6320驱动总结-寄存器篇

由于我在项目中将该芯片作为PHY和SERDES使用，因此本文内容主要还是围绕PHY和SERDES的相关功能，至于其他功能则没有进行深入研究。
VesaMount·2022-12-07 23:53

FPGA的SerDes接口

FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。
长弓的坚持·2022-09-22 12:36

转载-SerDes知识详解

SerDes知识详解一、SERDES的作用1.1并行总线接口在SerDes流行之前,芯片之间的互联通过系统同步或者源同步的并行接口传输数据,图1.1演示了系统和源同步并行接口。
孔纪尧·2022-09-22 12:04

理解SerDes 之一

一、SERDES的作用1.1并行总线接口在SerDes流行之前,芯片之间的互联通过系统同步或者源同步的并行接口传输数据,图1.1演示了系统和源同步并行接口。
被王大锤砸的核桃·2022-09-22 12:32

SerDes知识详解（非常受启发的一篇文章）

一、SERDES的作用1.1并行总线接口在SerDes流行之前,芯片之间的互联通过系统同步或者源同步的并行接口传输数据,图1.1演示了系统和源同步并行接口。
@Day_Day_Up_·2022-09-22 12:02

SERDES基础知识

一、SERDES的作用1.1并行总线接口在SerDes流行之前,芯片之间的互联通过系统同步或者源同步的并行接口传输数据,图1.1演示了系统和源同步并行接口。
linsenyipian·2022-09-22 12:00

Lattice系列FPGA之SerDes

FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。
Alston若水·2022-09-22 12:30

Spark SQL操作Hive表

因为他们需要通过Hive的序列化和反序列化库(SerDes)来访问存储在Hive中的数据。在Spark中配置Hive，需要将hive-site.xml,c
不改其志·2022-07-11 13:02

Spark SQL 结构化数据处理流程及原理是什么？

SparkSQL可以使用现有的Hive元存储、SerDes和UDF。它可以使用JDBC/ODBC连接到现有的BI工具。有了SparkSQL，用户可以编写SQL风格的查询。
Blue92120·2022-06-02 07:17

沧小海的《xilinx的A7系列芯片资源学习笔记》之第一部分：I/O BANK(三)

可以实现串行与并行之间的转换，每个SERDES都支持串行与8bit并行之间的转换。并可以通过Bitslip实现数据的重新对齐。2.2.1ISERDES
沧小海的FPGA·2020-10-12 20:10

一步步教你如何进行Xilinx SerDes调试

FPGASERDES的应用需要考虑到板级硬件，SERDES参数和使用，应用协议等方面。由于这种复杂性，SERDES的调试工作对很多工程师来说是一个挑战。
weixin_33686714·2020-09-17 05:47

Xilinx 7 系列FPGA中的 Serdes小结

FPGAseriesLS-GTRGTPGTXGTHGTYGTZArtix-7x6.6Gb/sxxxxKintex-7xx12.5Gb/sxxxZYNQ7000x6.25Gb/s12.5Gb/sxxxZynqUltraScale+MPSoCs6Gb/sxx16.3Gb/s32.75Gb/sxVirtex-7xx12.5Gb/s13.1Gb/sx28.05Gb/s参考文献：１．7-series-pro
JERRY. LIU·2020-09-17 04:42

Xilinx 7系列SERDES应用

SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。
wanghui2015·2020-09-17 04:02

FPGA原语之ISERDES/OSERDES

SERDES支持SDR和DDR两个模式。SDR模式支持2、3、4、5、6、7、8bit位宽；DDR模式支持4、6、8bit位宽，10或14bit位宽需要两个模块级联。
harvest_wang·2020-09-17 04:01

SGMII接口与光模块的组合

SGMII接口就是使用了SerDes技术的GMII接口，SerDes上跑的是10b信号；MAC和PHY都需要CDR去恢复时钟，速率是1.25G发送端，PCSTransmit将GMII的8b信号编码为10b
zyf0806·2020-09-17 04:58

高速串行相关

其中由并行到串行/串行到并行经过的就称为SERDESPHY，高速SERDES的技术实现难度较高，得由模拟电路实现，在很多场合就是一块单独的SERDESPHY芯片
李九阳·2020-09-17 04:17

以太网联盟：400GbE后，更高速率以太网接口如何选择，800GbE， 1 TbE 还是 1.6TbE ?

802.3bs项目已于2017年完成工作，其利用50Gb/s/通道SerDes技术和新的8通道前面板可插拔模块来实现400GbE，QSFP-DD，OSFP等。
Xena_Networks·2020-09-15 14:03

高速FPGA串并收发器SERDES实现ADS6445的AD转换

高速FPGA串并收发器SERDES实现ADS6445的AD转换在使用TI公司四通道、14Bit、最大速率125M的ADS6445。
撕裂的牛仔裤·2020-09-15 04:08

FPGA视频拼接器的DP 的4k 功能输入， 把lvds 转为 serdes

然后FPGA把行场信号通过serdes发送出去。输出卡接收到serdes信号，再把其转为行
weixin_33697898·2020-09-12 07:26

PCIe物理层

在PCIeSpec中，物理层是被分为两个部分单独介绍的，分别是物理层逻辑子层和物理层电气子层，其中后者一般都是采用SerDes来实现的。
技术先生·2020-08-23 07:45

【转载】xilinx 高速收发器Serdes深入研究

此篇文章深入浅出介绍了关于高速串行收发器的几个重要概念和注意事项，为方便知识点复习总结和后续查阅特此转载，原文标题及链接为：xilinx高速收发器Serdes深入研究-CSDN博客https://blog.csdn.net
weixin_33962621·2020-08-22 23:49

SFP+光纤模块使用

光纤模块：SFP+光纤的协议标准除了有两组serdes之外还有一些控制信号，其中比较重要的是Tx_Disable信号，FPGA发送时需要设置为低电平。
时光-易逝·2020-08-22 22:25

Xilinx中oserdes的原语及IP的使用

vivado中oserdes的原语及IP的使用应用场景serdes原语的应用serdes原语的使用示例serdes原语的测试代码serdes原语的仿真结果select_io的使用select_io的测试代码测试结果总结应用场景在高速应用中
朽月·2020-08-22 11:13

挑战英特尔 华为发布自研鲲鹏服务器主板

此外，鲲鹏主板具备业界领先的56G高速SerDes能力，主板性能提升25%；信号误码率
徐九·2020-08-22 11:56

-03-LVDS输出接口设计【Xilinx-LVDS读写功能实现】

模拟摄像头的输出信号主要是为了方便前期测试和验证，而且本身SerDes的输出信号设计相对输入来说，复杂度要低很多。就按照前一节有提到的OV7251摄像头的时序来模拟出视频信号输出的信号。
vacajk·2020-08-22 10:31

FPGA布局及资源优化

1.项目需求FPGA：V7-690T两片Resource:两片FPGA通过X12gth互联；每片FPGA使用48路serdes走光口与板外连接；每片FPGA使用SIROx4通过VPX与外界互联
hhpingyear·2020-08-21 19:54

SerDes知识详解

一、SERDES的作用1.1并行总线接口在SerDes流行之前,芯片之间的互联通过系统同步或者源同步的并行接口传输数据,图1.1演示了系统和源同步并行接口。
HeroKern·2020-08-20 13:31

信雅纳|2.4TbE网络压测平台，基于400G PAM4的7速网络测试解决方案

Layer23：针对MAC/IPEthernetTraffic压力测试，RFC2544/2889/1564基准压力测试，丢包率，延迟，抖动；Layer47：TCP/UDP业务模拟，DDoS攻击，业务重播；SERDES
Xena_Networks·2020-08-20 01:29

Hive学习之路 （三）Hive元数据信息对应MySQL数据库表

DATABASE_PARAMS三、Hive表和视图相关的元数据表1、TBLS2、TABLE_PARAMS3、TBL_PRIVS四、Hive文件存储信息相关的元数据表1、SDS2、SD_PARAMS3、SERDES4
MnerX·2020-08-18 11:48

理解SerDes 之二

理解SerDes之二(2012-11-1121:17:12)转载▼标签：dfeserdesit2.3接收端均衡器(RxEqualizer)2.3.1线形均衡器(LinearEqualizer)接收端均衡器的目标和发送均衡器是一致的
笃行笔记·2020-08-16 21:24

C6678->SRIO和FPGA的通信

1.初始化DSP的SRIO，主要是对SerDes进行配置，然后是Lane和Speed的配置，最后需要等待FPGA的LinK建立，我们在建
长弓的坚持·2020-08-15 17:13

400G PAM4高速以太网数据业务测试：PAM4和NRZ互转，ANEG-LT端口自适应和链路学习，PFC流量调度，VxLAN网络虚拟化，FleX-E弹性以太网，亿万计Flows，这些通通都要测...

PAM4&NRZ双SerDes模式Tips：虽然现在PAM4很火，火到焱！但是电信级的很多应用还是持续在NRZ的进行拓展，主要是NRZ的稳定性更佳，产业链更成熟，成本现阶段更低。
Xena_Networks·2020-08-15 14:13
上一页 1 2 3 4 5 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他