UG 第26页

GTX高速收发器Transceiver概述与收发共同特征(UG476)

目录本文主要对xilinx的GTX核的使用手册进行阅读，UG476，可以对照着原文再看我的博文。

king阿金·2020-07-11 17:49

Vivado使用：综合篇（一）：介绍

整个综合篇的参考文档：《UG901》、《Xilinx新一代FPGA设计套件Vivado应用指南》、《Vivado从此开始》、《XilinxFPGA权威设计指南Vivado2014集成开发环境》等Vivado

风中少年01·2020-07-11 15:51

XILINX FPGA 高速收发器 GTP设计初探

本文是我在读ug482pg168官方文档和一些网络资源后的一些个人见解，希望对有需要的朋友有所帮助。我们来逐页分析下IP核配置先导中内容：1GTSelection:我用的是A

hhpingyear·2020-07-11 07:07

UG为何不能够直接使用空间曲线构建实体？

这是UG的系统无法断定的。而从图形构成的原理来看，体是由面构成的，面是由线构成的，线是由点构成的。而UG在通过拉伸或者其他非封闭曲面

宵·2020-07-11 06:49

今天，打算干死UG, 再睡觉

上大学这么久，第一次感觉有一个作业是靠着自己动手去完成的，相比于那些靠着记忆力的高分课程，我宁愿死磕这门课程设计。不用老师全程指导，自己走了好多好多歪路，单单一个装配图就倒腾了好几周，每一个零件都是自己认真思考后得出来的，不得不说一句，这个作业太认真了真的不行。对于一些零件的细节，倒角，圆弧等，如果像我之前那样死磕到底，我估计我现在还在抱着那个上模座哭鼻子呢。越到后面越发现，其实磨具如果要自己设计

不会哭的狼·2020-07-11 04:44

用tecplot提取数据用于重构模型

现在只能得到点的数据，如何重构几何还是问题，UG貌似可以，欢迎交流。

asd165654·2020-07-11 02:46

某数的高度js混淆加密分析

博主看的网站有个FSSBBIl1Ug

zwl_haley·2020-07-10 17:38

Modelsim编译Vivado仿真库报错（vlog-12110）

Vivado仿真器版本支持首先查阅xilinx官方文档ug900（v2019.2），里面指出了vivado2019.2所支持的不同平台的仿真器版本。

活着何必久睡·2020-07-09 23:19

金山模具设计培训机构、数控编程师培训、学会编程稳拿高薪

专业课程顾问干老师，qq：2290425711，课程咨询微信：ffeduhaha高级模具设计就业班培训内容：1.CAD机械制图：平面制图、立面制图、工程图、三视图、剖面图、三维图等2.UG模具设计：草绘设计

学果网干老师·2020-07-09 20:11

TI单芯片毫米波雷达软件架构研究（二）

接着上一篇写之前，先说明下SDK版本的问题，上一篇是根据3.3的UG写的，最近开发发现，TI的demo大部分都是用的SDK2.0，所以我回看了下2.0的UG，发现还真有不一样的地方，所以本着后续与工程代码匹配的原则

lightninghenry·2020-07-09 19:17

Linux内核中C语言使用特点和技巧

url=vaxVStf175HR8_5UOcgnMNFINEF8JeU2hR9G2Ug_iChU3hwHv0EjcuxU880eWK5h0SeyzchAGO4

WangMark·2020-07-09 08:17

android 操作路由表

routeDestinationGatewayGenmaskFlagsMetricRefUseIface192.168.0.0*255.255.255.0U000eth0169.254.0.0*255.255.0.0U000eth0default192.168.0.10.0.0.0UG000eth0route

zhuxp1·2020-07-09 06:24

mysql 导入导出数据库以及函数、存储过程

C:\>mysqldump-uroot-p123cpc>d:\cpcbak20120706.sql2.mysql导出数据库一个表C:\>mysqldump-hlocalhost-uroothqgrt_ug_user

tfhui928·2020-07-08 07:39

retinex算法的三种源码

图像处理_深度学习·2020-07-08 06:09

框架学习（1）——service层，dao层和service实现类进行数据库操作

上地址：https://github.com/C0de8ug/Javaee-tutorial感谢C0de8ug上

Rylynn_·2020-07-07 22:52

衰落信道知识

1.MATLABToolBox中衰落信道的介绍http://cn.mathworks.com/help/comm/ug/fading-channels.html#a1071598663b1使用对象实现衰落信道使用对象实现的多路径传播方案的基带通道模型包括

iAgent001·2020-07-07 10:07

又一位工程师领取这份模具设计学习资料后加薪了

还有很多，就不一一截图了（资料后面也会不断更新）五金模具快过来领取学习资料啦AUTOFORM工艺分析ug汽车模具关注公众号，回复“123”即可获取资料后面也会不断更新连续模

模具设计教学·2020-07-07 09:18

VMware 所有版本永久许可证

VMwareWorkstation15forWindowsUA5DR-2ZD4H-089FY-6YQ5T-YPRX6ZF582-0NW5N-H8D2P-0XZEE-Z22VAGA590-86Y05-4806Y-X4PEE-ZV8E0UG5J2

闵晔君·2020-07-07 02:18

工业设计三维软件有哪些？

常见的三维软件有：Solidworks、PRO/E、UG等，每款软件都各有所长，接下来就给大家介绍一下工业设计三维软件有哪些吧！1、SolidworksSolidworks软件功能强大，组件繁多。

7Joong·2020-07-06 22:19

ZYNQ:GPIO、MIO、EMIO 简洁笔记（含实验程序）

本文章参考了Xilinx官方用户参考手册：UG585。注：学习之前建议先看一下ZYNQ_7000架构图，这样做可以对各个知识点有一个全局的概念。

千歌叹尽执夏·2020-07-06 19:33

zynq学习笔记之petalinux （1）安装Ubuntu16.04.1

版本信息：WIN7，VMware12，Ubuntu16.04.1_64bit虚拟机的安装要满足Xilinx的官方文件UG1144（2017.4版）的要求：•Minimumworkstationrequirements

ck04_jige·2020-07-06 13:17

ug871-vivado-high-level-synthesis-tutorial第4章lab4中文

接口综合lab4:实现AXI4接口概述这个练习说明了在I/O端口中指定AXI4总线接口，这个练习除了增加AXI4接口外还展示了如何创建一个用接口和逻辑指令一起优化的设计。步骤1：创建和打开工程1.在先前的lab中用VivadoHLS命令提示符，更改为lab4目录2.键入vivado_hls-frun_hls.tcl来创建新的VivadoHLS工程3.键入vivado_hls-paxi_interf

zhulei5478565·2020-07-06 13:07

气体浓度PPM与mg/m3的换算关系

换算方法之一：《空气和废气检测分析方法（第四版增补版）》（中国环境科学出版社）空气中气体污染物浓度的表示方法空气中污染物的浓度是以单位体积内所含污染物的质量来表示，即毫克每立方米（mg/m3）和微克每立方米（ug

淮南草·2020-07-06 13:02

添加Altium Designer 3D封装

首先要画一个3D效果图，肯定要借助一些画图软件，比如solidworks、UG、ProE等制图软件，这些软件都可以画出3D的效果图。那要不会使用这些软件怎么办呢？

zhengqijun_·2020-07-06 12:46

Zynq定时器系统（上）—全局和私有定时器

1.平台说明硬件平台：ZYNQ7z202clg400-2的创龙核心板官方参考文档：《UG585-Zynq-7000SoCTechnicalReferenc

Ye__sea·2020-07-06 10:00

【Zynq UltraScale+ MPSoC解密学习1】Zynq UltraScale+的基本介绍

和Zynq-7000的比较处理器FPGA（PL）其他（参考ug1085）ZynqU+的应用前言前言就是唠嗑。

xinxulsq·2020-07-06 09:24

机器人设计必备的软件有哪些

1405-1-1.html学习机器人需要掌握的基本信息1.创意与概念设计(造型、渲染)：3DSMax，Rhino；2.机械设计(零件设计、装配与制图)：AutoCAD，SolidWorks，Creo，UG

一休求索·2020-07-06 07:59

【Zynq学习笔记2】SDK使用JTAG调试

本文使用的开发板为ZC702.1.连接仿真器，并将SW10和SW16设置为如下模式：其他选项可参考下表【来源于UG850：ZC702EvaluationBoardfortheZynq-7000XC7Z020AllProgrammableSoCUserGuide

钝钝_1010·2020-07-06 07:51

【Zynq学习笔记1】入手资料合集

1.裸机HelloWordhttp://blog.csdn.net/luoqindong/article/details/429635652.petalinux2015.4版本安装说明：UG1144https

钝钝_1010·2020-07-06 07:20

怎么导出三维模型文件stl？

用三维建模软件（如ug，proe，solidworks，catia）进行建模，最后另存为.stl格式就可以了。STL是用三角网格来表现3DCAD模型。

wide288·2020-07-06 07:50

Microsemi Libero使用技巧9——关于FlashPro下载器

管脚定义JTAG时序要求系列教程：MicrosemiLibero系列教程详细的使用文档位于安装目录下：\Microsemi\Libero_SoC_v11.8\Designer\doc\flashpro_ug.pdf

whik1194·2020-07-06 07:25

不为谁而写的文章

所以当时决定在UG考试结果出来后去写，当然是好的结果喽。因为足够喜欢，才能足够努力就是因为UG而诞生的，因为我不喜欢画图，选择了材料，但是还有这些，但是我知道很多事情不能逃避，但是我也清楚我想要的

Charlesll·2020-07-06 06:17

linux出现169.254.0.0

route-nKernelIProutingtableDestinationGatewayGenmaskFlagsMetricRefUseIface0.0.0.0172.16.1.2540.0.0.0UG000eth110.0.0.00.0.0.0255.255.255.0U000eth0169.254.0

style-boy·2020-07-06 06:32

FPGA开发——Ethernet

基础知识1.1Xilinx官方参考资料xapp1026（LightWeightIPApplicationExamples）【LWIP协议栈】ug585/ch16GigabitEthernetController

flyaway_2019·2020-07-06 06:38

FPGA开发——DMA

基础知识1.1官方参考资料pg021（axi_dma）ug585例程2.1环路测试（PS：zynq+PL：axi_dma+fifo）ZYNQ基础系列（六）DMA基本用法https://blog.csdn.net

flyaway_2019·2020-07-06 06:38

基于zynq的图像识别算法移植（二）

这一部分主要介绍一下VivadoHLS的开发流程学习HLS最好的参考资料还是xilinx官方的ug871和ug902，但xilinx的教程实在太长了，我也只是挑着看，等空下来了一定要细品一、HLS简介VivadoHLS

小Xuan·2020-07-06 05:11

Zynq UltraScale+ MPSoC配置DDR4参数

参数前言自己做自己的嵌入式产品一般要选择合适的DDR，而这里开发板给的是4GB的UIMM的DDR4，也就是电脑上用的，所以用不了，只能自己挂载Component，这里说一下配置的过程，如何从PDF中拿出参数来参考手册：UG1085P201

Donce Jiang·2020-07-06 05:28

ZYNQ软件复位重启、程序跳转的实现方法（Multiboot）

参考资料二、增加FSBL的调试信息三、如何实现软件复位1.原理2.实验步骤四、Multiboot机制1.原理2.涉及到的两个寄存器3.实验一4.实验现象5.对实验现象的分析6.实验二7.实验三一、参考资料UG585

Ta o·2020-07-06 03:00

PYNQ实现opencv加速----文档学习及总结

文章目录HLS学习ug902-vivado-high-level-synthesisug871-vivado-high-level-synthesis-tutorialopencvHLSreVISION

chono001·2020-07-06 03:25

31 zynq PL中断PS的原理和是实现

每一个中断源或者一组中断源都对应一个中断ID，处理器运行程序通过ID号来区分是哪个具体中断源产生的中断,UG585列出了中断源与中

xl@666·2020-07-06 02:17

Ultra96之PetaLinux安装-2

开发板：Ultra96XilinxVivado：2018.2PetaLinux：2018.2Ubuntu：16.04后面需要用到PetaLinux去生成BOOT.bin，根据ug1144-petalinux-tools-reference-guide

xl@666·2020-07-06 02:46

基于XILINX FPGA的硬件设计总结之PCIE硬件设计避坑

设计目标：ZU11EGFFVC1760封装，挂载4组NVME,接口为PCIEX4,先我们先对ZU11EG的资源进行分析，在UG1075中我们可以清楚的看到其包含4个PCIE块，分别位于X0Y2,X0Y3

硬件搬砖工·2020-07-06 02:20

vivado-HLS入门

文章内容主要来自于Xilinx官方文档：ug871-vivado-high-level-synthesis-tutorial，所用代码来

W,Haixin·2020-07-06 02:39

FPGA实践教程（七）运用IPcore调用DDR

UsingtheDDRmemoryindependentlyoftheProcessor：http://zedboard.org/content/using-ddr-memory-independently-processor2.UG873Chaptet6

祥瑞Coding·2020-07-06 01:55

Zynq-7000 FreeRTOS(二)中断：PL中断请求

UG585的P225显示了系统的中断框图，如下图所示。图：ZYNQ器件的中断框图UG585的P227画出来中断控制器的框图，如下图所示。

weixin_34279184·2020-07-06 01:31

DUAL PORT RAM应用实例

一、双端口RAM简述具体细节参考ug473_7Series_Memory_Resources.pdf.这里直接调用IP核。二、IP核参数简述

weixin_34279061·2020-07-06 01:30

公司hadoop客户端试用

/hadoopfs-Dfs.default.name=afs://pegasus.afs.baidu.com:9902-Dhadoop.job.ug

weixin_34221775·2020-07-06 00:06

ZYNQ基础知识一

参考：UG1181Zynq-7000ProgramableSocArchitrcturePortingQuickStartGuidezynq处理器结构图CPUMODE：Atanygiventime,theCPUcanbeinonlyonemode

weixin_33857679·2020-07-05 23:03

ZYNQ地址分配问题

blog/17-08/423773_0818c.html这个博主的一系列文章写的很好，本文是在阅读了他的博客后，才下定决心查阅相关文档进一步去研究这个问题下面给出自己的理解：一、SoC地址空间分配（查看UG585

weixin_30481087·2020-07-05 21:10

linux路由表

centos~]#routeKernelIProutingtableDestinationGatewayGenmaskFlagsMetricRefUseIfacedefaultgateway0.0.0.0UG000eth010.0.0.1010.139.128.1255.255.255.255UGH

weixin_30394981·2020-07-05 20:58

推荐频道

UG