UG 第26页

机器人设计必备的软件有哪些

1405-1-1.html学习机器人需要掌握的基本信息1.创意与概念设计(造型、渲染)：3DSMax，Rhino；2.机械设计(零件设计、装配与制图)：AutoCAD，SolidWorks，Creo，UG

一休求索·2020-07-06 07:59

【Zynq学习笔记2】SDK使用JTAG调试

本文使用的开发板为ZC702.1.连接仿真器，并将SW10和SW16设置为如下模式：其他选项可参考下表【来源于UG850：ZC702EvaluationBoardfortheZynq-7000XC7Z020AllProgrammableSoCUserGuide

钝钝_1010·2020-07-06 07:51

【Zynq学习笔记1】入手资料合集

1.裸机HelloWordhttp://blog.csdn.net/luoqindong/article/details/429635652.petalinux2015.4版本安装说明：UG1144https

钝钝_1010·2020-07-06 07:20

怎么导出三维模型文件stl？

用三维建模软件（如ug，proe，solidworks，catia）进行建模，最后另存为.stl格式就可以了。STL是用三角网格来表现3DCAD模型。

wide288·2020-07-06 07:50

Microsemi Libero使用技巧9——关于FlashPro下载器

管脚定义JTAG时序要求系列教程：MicrosemiLibero系列教程详细的使用文档位于安装目录下：\Microsemi\Libero_SoC_v11.8\Designer\doc\flashpro_ug.pdf

whik1194·2020-07-06 07:25

不为谁而写的文章

所以当时决定在UG考试结果出来后去写，当然是好的结果喽。因为足够喜欢，才能足够努力就是因为UG而诞生的，因为我不喜欢画图，选择了材料，但是还有这些，但是我知道很多事情不能逃避，但是我也清楚我想要的

Charlesll·2020-07-06 06:17

linux出现169.254.0.0

route-nKernelIProutingtableDestinationGatewayGenmaskFlagsMetricRefUseIface0.0.0.0172.16.1.2540.0.0.0UG000eth110.0.0.00.0.0.0255.255.255.0U000eth0169.254.0

style-boy·2020-07-06 06:32

FPGA开发——Ethernet

基础知识1.1Xilinx官方参考资料xapp1026（LightWeightIPApplicationExamples）【LWIP协议栈】ug585/ch16GigabitEthernetController

flyaway_2019·2020-07-06 06:38

FPGA开发——DMA

基础知识1.1官方参考资料pg021（axi_dma）ug585例程2.1环路测试（PS：zynq+PL：axi_dma+fifo）ZYNQ基础系列（六）DMA基本用法https://blog.csdn.net

flyaway_2019·2020-07-06 06:38

基于zynq的图像识别算法移植（二）

这一部分主要介绍一下VivadoHLS的开发流程学习HLS最好的参考资料还是xilinx官方的ug871和ug902，但xilinx的教程实在太长了，我也只是挑着看，等空下来了一定要细品一、HLS简介VivadoHLS

小Xuan·2020-07-06 05:11

Zynq UltraScale+ MPSoC配置DDR4参数

参数前言自己做自己的嵌入式产品一般要选择合适的DDR，而这里开发板给的是4GB的UIMM的DDR4，也就是电脑上用的，所以用不了，只能自己挂载Component，这里说一下配置的过程，如何从PDF中拿出参数来参考手册：UG1085P201

Donce Jiang·2020-07-06 05:28

ZYNQ软件复位重启、程序跳转的实现方法（Multiboot）

参考资料二、增加FSBL的调试信息三、如何实现软件复位1.原理2.实验步骤四、Multiboot机制1.原理2.涉及到的两个寄存器3.实验一4.实验现象5.对实验现象的分析6.实验二7.实验三一、参考资料UG585

Ta o·2020-07-06 03:00

PYNQ实现opencv加速----文档学习及总结

文章目录HLS学习ug902-vivado-high-level-synthesisug871-vivado-high-level-synthesis-tutorialopencvHLSreVISION

chono001·2020-07-06 03:25

31 zynq PL中断PS的原理和是实现

每一个中断源或者一组中断源都对应一个中断ID，处理器运行程序通过ID号来区分是哪个具体中断源产生的中断,UG585列出了中断源与中

xl@666·2020-07-06 02:17

Ultra96之PetaLinux安装-2

开发板：Ultra96XilinxVivado：2018.2PetaLinux：2018.2Ubuntu：16.04后面需要用到PetaLinux去生成BOOT.bin，根据ug1144-petalinux-tools-reference-guide

xl@666·2020-07-06 02:46

基于XILINX FPGA的硬件设计总结之PCIE硬件设计避坑

设计目标：ZU11EGFFVC1760封装，挂载4组NVME,接口为PCIEX4,先我们先对ZU11EG的资源进行分析，在UG1075中我们可以清楚的看到其包含4个PCIE块，分别位于X0Y2,X0Y3

硬件搬砖工·2020-07-06 02:20

vivado-HLS入门

文章内容主要来自于Xilinx官方文档：ug871-vivado-high-level-synthesis-tutorial，所用代码来

W,Haixin·2020-07-06 02:39

FPGA实践教程（七）运用IPcore调用DDR

UsingtheDDRmemoryindependentlyoftheProcessor：http://zedboard.org/content/using-ddr-memory-independently-processor2.UG873Chaptet6

祥瑞Coding·2020-07-06 01:55

Zynq-7000 FreeRTOS(二)中断：PL中断请求

UG585的P225显示了系统的中断框图，如下图所示。图：ZYNQ器件的中断框图UG585的P227画出来中断控制器的框图，如下图所示。

weixin_34279184·2020-07-06 01:31

DUAL PORT RAM应用实例

一、双端口RAM简述具体细节参考ug473_7Series_Memory_Resources.pdf.这里直接调用IP核。二、IP核参数简述

weixin_34279061·2020-07-06 01:30

公司hadoop客户端试用

/hadoopfs-Dfs.default.name=afs://pegasus.afs.baidu.com:9902-Dhadoop.job.ug

weixin_34221775·2020-07-06 00:06

ZYNQ基础知识一

参考：UG1181Zynq-7000ProgramableSocArchitrcturePortingQuickStartGuidezynq处理器结构图CPUMODE：Atanygiventime,theCPUcanbeinonlyonemode

weixin_33857679·2020-07-05 23:03

ZYNQ地址分配问题

blog/17-08/423773_0818c.html这个博主的一系列文章写的很好，本文是在阅读了他的博客后，才下定决心查阅相关文档进一步去研究这个问题下面给出自己的理解：一、SoC地址空间分配（查看UG585

weixin_30481087·2020-07-05 21:10

linux路由表

centos~]#routeKernelIProutingtableDestinationGatewayGenmaskFlagsMetricRefUseIfacedefaultgateway0.0.0.0UG000eth010.0.0.1010.139.128.1255.255.255.255UGH

weixin_30394981·2020-07-05 20:58

vivado HLS从实例看优化

虽然看完了ug902关于vivadoHLS优化的内容，但有点囫囵吞枣，所以想从实例去探索如何应用优化指令来达到最大的性能！

元气少女缘结神·2020-07-05 20:18

学习Zynq-7000的入门书单

7000AllProgrammableSoC:Concepts,Tools,andTechniqueshttp://www.xilinx.com/support/documentation/sw_manuals/xilinx14_4/ug873

0X32·2020-07-05 19:54

-02-Xilinx的SerDes接口介绍【Xilinx-LVDS读写功能实现】

熊猫君的文章“Zynq高速串行CMOS接口的设计与实现”，都已经说清楚了，大神~~参考文档ug953，ug471，我们为了捕获OV7251摄像头LVDS的数据信号，将会使用的以下资源：-IDELAYCTRL

vacajk·2020-07-05 19:55

JESD204B学习之关键点问答

《ug476_7Series_GTX_GTH_Transceivers》3.《AD9680》4.《AD9144》3.JESD204B关键问题3.1JESD204有多少个子类，怎么设置？

风中月隐·2020-07-05 18:39

aurora 64B/66B ip核设置与例程代码详解

2.参考文档《pg074-aurora-64b66b》《ug476_7Series_GTX_GTH_Transceivers》3.Aurora64B/66Bip设置本例程使用环境：编译环境：vivado2017.4

风中月隐·2020-07-05 18:39

PetaLinux安装教程，基于Ubuntu

本文将详细介绍PetaLinux的安装流程，虽然实际上基本就是把Xilinx的UG1144翻译一遍。但对于初学者而言，全是英文的Guidance还是很难受的，可能某一步要输入某个命令

Joyce_Ng·2020-07-05 18:14

【FPGA】BUFG和BUFH的区别

BUFG-UG472P147系列器件拥有32个globalclocklines；这些lines可以给整个器件所有时序资源提供时钟和控制信号。

茶茶酱和FPGA·2020-07-05 16:49

月度总结|2017.1

1.ansys资料下载完毕2.关于毕设，知网资料下载了一些3.关于毕设，根据caxa图纸完成了ug模型的建立，并完成了装配4.360云盘ug资源正在下载5.重装ug软件，标准件插件6.毕设开题报告总结7

zh楠楠·2020-07-05 15:09

ZYNQ网卡DMA错误问题

根据Zynq-7000参考手册（UG585），DMA不应访问0x00000000至0x0007ffff的地址范围（对于0x00000000至0x0003ffff的地址范围：地址由SCU过滤并且OCM映射为高

孙小草·2020-07-05 13:42

petalinux实现qt程序输出

2、版本对应详见手册UG1144。

深邃的瞳孔·2020-07-05 12:29

U96 v1 display port图片测试

5、xilinx官网下载ug1209-embedded-design-tutorial.

深邃的瞳孔·2020-07-05 12:28

linux 路由表配置

routeDestinationGatewayGenmaskFlagsMetricRefUseIface192.168.0.0*255.255.255.0U000eth0169.254.0.0*255.255.0.0U000eth0default192.168.0.10.0.0.0UG000eth0route

Mr. 小萝卜·2020-07-05 11:05

XILINX MCB DDR3读写操作笔记

xilinxspartan6器件内置硬核MCB（memorycontrollerblock）赛灵思官方文件ug388对利用MCB控制DDR存储器做了详细的介绍（主要在MCBoperation章节）FPGA

shimmy_lee·2020-07-05 11:01

深入浅出FPGA-13-IMPACT软件使用

IMPACT软件使用一般情况下，我是反感写这些内容的，找个UG看一下，然后练习一下，就会了，参考价值不大，这次破例，纯属冲动。

Rill·2020-07-05 10:07

【基于Simulink+UG NX MCD 一级倒立摆控制系统仿真】建模和分析(一)

前言倒立摆是比较典型的系统，可以看出火箭发射的简化模型，国内外学者常常通过在倒立摆上开发和测试控制算法。对倒立摆的控制分为两大任务：起摆稳摆所以本文想通过此项目对自动控制原理进行一个复习与学习的过程，具体目标设想建立单摆模型，通过simulink进行仿真，开发相关算法，同时，利用UGNXMCD建立单摆机电模型，可以进行更为直观的仿真，但利用MCD进行控制算法的开发还未看到有相关研究。视频资料：【倒

云敬山·2020-07-05 09:03

MOS管导通条件

PMOS增强型管：uG-uS|uGS(th)|，uGS|th|是开启电压；NMOS增强型管：uG-uS>0，且|uG-uS|>|uGS(th)|，uGS|th|是开启电压；PMOS导通是在G和S之间加G

红了芭蕉，绿了樱桃：)·2020-07-05 08:07

基于FPGA的卷积网络加速（2）

分享一下是实现的CNN卷积层的一些思路，我使用的工具是xilinx的hls高级综合开发IDE，可以用高级语言c/c++来开发硬件，具体文档可看xilinx的ug902。

记得努力o·2020-07-05 06:24

zynq实现动态加载（Partial Reconfiguration）

这里主要参考了ug909，上面对每一步操作具有十分详细的说明。但是对于初学者来时，那些晦涩难懂的专业名词是在令人挠头，所以这里把手册的内容进行了精简，并且用大家最喜欢的流水灯实验说明问题。哈哈哈。。。

袁海璐·2020-07-05 04:48

Zynq----获取芯片内部温度数据

参照https://china.xilinx.com/html_docs/registers/ug1087/ug1087-zynq-ultrascale-registers.html可以知道温度数据存储在

海歌也疯狂·2020-07-05 04:36

转载：Vivado中MIG核中DDR的读写控制

根据官方的文档（UG586，下载链接在文末），DDR控制器的时序主要有三：（1）首先是控制信号，如下图：·从上图可以看出，只有当app_rdy信号有效时，程序所发出的读写命令才会被控制器接收。

evlpr8·2020-07-05 04:09

综合属性------parallel_case /tanslate_off/tanslate_on/use_dsp48

参考文档《ug901》Vivado综合工具支持直接在RTL文件或XDC文件中设置综合属性。在Vivado开发套件中，Vivado综合器可综合几种类型的属性。大多数情况下，这些属性有相同语法和行为。

风中少年01·2020-07-05 03:58

HLS实验（一）HLS介绍：Lab1 创建高层次综合工程

参考文档：《UG871》目录Lab1创建高层次综合工程Step1创建工程Setp2:验证C设计文件Step3高层次综合Step4:RTL验证Step5:IPCreationLab1创建高层次综合工程基于