UVM自学记录

#C8# UVM中的factory机制 #S8.2.1# factory 机制重载法则

factory机制最伟大的地方在于其具有重载功能。重载并不是factory机制的发明，前面已经介绍过的所有面向对象的语言都支持函数/任务重载，另外，SystemVerilog还额外支持对约束的重载。只是factory机制的重载与这些重载都不一样。一问题引出以8.1.1节的代码清单8-1和代码清单8-2为例，定义好bird与parrot，并在测试用例中调用print_hungry函数。只是与8.1.

那么菜·2025-03-25 08:11

nvidia_uvm 被占用，nvidia-smi 卡死

系统可以识别到多块NVIDIAGPU，且驱动模块已加载，但nvidia_uvm被占用，nvidia-smi卡死，通常是由于以下原因导致：可能原因GPU资源被占用某些进程正在使用NVIDIA驱动，导致模块无法卸载

guganly·2025-03-19 15:08

【UVM基础】m_sequencer 和 p_sequencer 概念与区别（面试常问）

3、uvm_declare_p_sequencer宏做了哪几件事？

MoorePlus·2025-03-17 23:31

【数字IC验证】博客内容全览

【导读】：数字IC验证百宝箱涵盖博主在实际工作中常用的技能与工具，包括但不限于SV、UVM、Formal、脚本(perl/python/shell)及EDA工具快速上手使用等。

MoorePlus·2025-03-16 02:32

建筑兔零基础自学记录41|cityengine2019生成场地周围建筑模型

安装：探索城市设计的未来：CityEngine2019永久可用版-CSDN博客参考步骤：这也太简单无脑了吧！cityengine快速生成城市模型！_哔哩哔哩_bilibili过程记录：1、因为cityengine2024的版本需要登陆，而免费试用需要申请企业邮箱。弄了半天没成功，装了卸卸了装。还是先用不用登陆的2019，就是不能获取在线地图信息。2、导入shp直接拖拽，选择有shp首字母那个3、选

阿克兔·2025-03-09 01:30

uvm＿info打印信息（整数/浮点数/字符串/数组/多个信号），快速更改冗余度及重载严重度

一.打印信息1.打印整数:%d`uvm_info("MY_COMPONENT",$sformatf("my_signalvalue:%0d",my_signal),UVM_LOW)2.打印浮点数:%f或

星海河空·2025-03-04 14:32

建筑兔零基础人工智能自学记录34|深度学习与神经网络2

1、人工神经网络ANN从生物课上学到的有关神经元、突触的生物神经网络，被模仿出了简化的人工神经网络（ANN,artificialneuralnetwork）。ANN结构为：输入层、隐藏层、输出层人工神经元：基于生物神经元的数学模型ANN过程：输入---加权求和---激活函数激活函数：类似生物神经元的阈值，达到阈值输出信号（‘神经网络的万能逼近定理’---两层以上神经网络可以逼近任意函数）2、深度学

阿克兔·2025-03-01 17:34

验证环境中为什么要用virtual interface

在UVM（UniversalVerificationMethodology）中使用virtualinterface的主要目的是解决SystemVerilog接口（interface）的静态特性与UVM验证环境的动态特性之间的不匹配问题

m0_71354184·2025-02-28 07:56

UVM的基本教程

文章目录一、基本介绍二、在实践中学习1.接口interface2.待测设计DUT3.传输数据包transaction4.序列sequence5.序列器sequencer6.驱动器driver7.监视器monitor8.代理agent9.记分板scoreboard10.仿真环境env11.测试用例test12.顶层top13.参考模型referencemode和直接编程接口（DPI）14.简单的ma

如筏喻者·2025-02-18 23:11

3.10 学习UVM中的uvm_test类分为几步？

Transaction）5.2序列类（Sequence）5.3驱动类（Driver）5.4环境类（Env）5.5测试类（Test）5.6顶层模块（TopModule）6.代码说明7.总结前言以下是关于UVM

啄缘之间·2025-02-15 00:54

3.2.2 具体的案例展示uvm_object在实际验证中的应用？

文章目录前言一、案例一：使用uvm_object_utils()简化对象类设计1.1示例代码二、案例二：基于《UVM实战》的验证平台2.1示例代码三、案例三：以太网验证平台3.1示例代码四、案例四：验证一个简单的总线接口

啄缘之间·2025-02-15 00:53

STM32自学记录（二）

STM32自学记录软件安装文章目录STM32自学记录前言一、安装MDK5软件1.安装keil5MDK2.安装器件支持包3.软件注册二、安装驱动1.安装STLink驱动2.安装USB转串口驱动总结前言软件安装

>水木林森<·2025-02-13 00:44

STM32自学记录

之前做项目主要做上位机视觉部分比较多，嵌入式主要只涉及过小车开发啥的，一直想列个系统学习的帖子，（挖坑中）。上一篇的配准等我有空慢慢更，唉毕业答辩后整个人就懒了倒是真的。植物大战僵尸杂交版真的很好玩，安利一下。

nora___·2025-02-10 23:42

1.4 学习序列（Sequence）分为几步？

文章目录前言一、什么是UVM中的Sequence？二、如何理解Sequence？三、如何使用Sequence？

啄缘之间·2025-02-08 00:44

1.5 学习环境（Environment）分为几步？

文章目录前言一、什么是UVM中的环境（Environment）？二、如何理解UVM中的环境（Environment）？三、如何使用UVM中的环境（Environment）？

啄缘之间·2025-02-08 00:44

自学记录鸿蒙API 13：实现人脸比对Core Vision Face Comparator

完成了文本识别和人脸检测的项目后，我发现人脸比对是一个更有趣的一个小技术玩意儿。我决定整一整，也就是对HarmonyOSNext最新版本API13中的CoreVisionFaceComparatorAPI的学习，这项技术能够对人脸进行高精度比对，并给出相似度评分，判断是否为同一人。于是，我决定基于这个API开发一个简单的人脸比对小工具。开始我的开发之旅应用场景的思考学习之前，我花了一些时间思考人脸

李游Leo·2025-02-01 10:54

自学记录：用鸿蒙API 13 开发一个专业的进度条与二维码组件

这篇文章，我会结合自己的学习故事，讲解如何使用API13的全新能力，打造一个进度条和二维码展示组件，并以实际开发项目作为成果展示。我的学习路线：从文档到实践如果正在看的同学如果你不了解鸿蒙，那么我简单说一下，鸿蒙目前需要使用ArkUI配合ArkTS进行开发。它们不仅支持声明式开发，还通过DSL(领域专用语言)的设计，使代码更高效、模块化。于是，我们从以下几点展开学习：了解进度条与二维码组件的能力\

·2025-01-21 17:04

自学记录鸿蒙API 13：PreviewKit从文件预览到应用开发

学习了一些API13之后，我决定研究一下PreviewKit（文件预览服务）。这个模块可以快速预览多种文件类型，包括文本、图片、视频、音频和PDF等，为文件管理类应用提供了系统级支持。这次学习不仅是技术上的积累，更是个人能力的全面提升。我会从实际开发的角度，带大家了解PreviewKit的功能和实现，并分享如何利用它开发出一款实用的文件预览助手应用。通过我的实践经验，希望能为其他开发者提供灵感与帮

·2025-01-18 14:58

UVM TLM之analysis_port的write函数

analysis端口analysis_port/analysis_export(analysis_imp)没有阻塞和非阻塞概念在analysis_imp所在的模块必须定义一个write函数；write函数收到的数据放到run_phase中处理需要存放到队列中并借助一个event；(example)具体过程:analysis_port的write函数会依次获取与其相连的analysis_imp,并调

斐非韭·2024-08-30 20:30

白皮书《UVM实战》2.5.2代码详细注释（包括知识点对应页码）

SV`defineMY_DRIVER__SVclassmy_driverextendsuvm_driver#(my_transaction);virtualmy_ifvif;//声明虚接口vif//使用uvm_component_utils

元气少女大斩FPGA·2024-08-24 22:36

DVT学习与使用

补充1.打开某些隐藏窗口或图标：1.DVT基本概念和示例引入1.1双击uvm_1.2_ubus，选择一个路径，点finish，dvt会自动将ubus这个例子的文件拷贝在你创建的路径下，并且自动帮助你构建项目

Dale_e·2024-02-08 15:46

UVM实验4

1.实验目的将generator，driver与test的关系最终移植为sequence，sequencer，driver和test的关系，聚焦于sequence和sequencer的使用。2.实验过程2.1driver与sequencer的改建1.验证结构框图2.实际代码以chnl_pkg为例：classchnl_driverextendsuvm_driver#(chnl_trans);//dr

Dale_e·2024-02-08 15:16

UVM实验3

1.实验目的1.在之前的monitor到checker的通信，以及checker与referencemodel之间的通信，都是通过mailbox以及在上层进行其句柄的传递实现的。我们在接下来的实验要求中，需要大家使用TLM端口进行通信，做逐步的通信元素和方法的替换2.涉及到通信的有各个agent里的monitor和mcdf_checker的mailbox的通信；以及mcdf_fefmod和mcdf

Dale_e·2024-02-08 15:15

UVM实验2

1.代码讲解1.1问题1：为什么要用$cast()，以及为什么要用void’()taskdo_drive();chnl_transreq,rsp;@(posedgeintf.rstn);foreverbeginthis.req_mb.get(req);this.chnl_write(req);void'($cast(rsp,req.clone()));//req.clone调用的核心基类的方法，永

Dale_e·2024-02-08 15:45

Rust语言入门小结（第1篇）

笔者的自学记录，供参考环境搭建与第一个Rust程序以Linux环境为例#下载并安装curl--proto'=https'--tlsv1.2https://sh.rustup.rs-sSf|sh#更新rustupupdate

CS_Zero·2024-02-08 07:04

UVM功能覆盖率(二) —— 基本语法介绍

文章目录前言一、覆盖组covergroup二、覆盖点coverpoints2.1iff关键字2.2default关键字2.3bins关键字2.3.1带参数的bins2.4with关键字2.5wildcard关键字2.6ignore_bins关键字2.7illegal_bins关键字2.8一些异常情况的举例分析三、交叉覆盖率cross3.1cross关键字3.2binsof和intersect关键字

hh199203·2024-02-06 09:23

UVM中打印格式及其控制方法

文章目录前言一、UVM中提供的打印宏二、UVM打印宏打印参数三、命令行控制打印信息总结前言在基于UVM的验证环境中写代码的时候，经常需要打印一些参数进行调试。

hh199203·2024-02-06 09:23

【无刷电机学习】电流采样电路硬件方案

【仅作自学记录，不出于任何商业目的】目录AD8210INA282INA240INA199AD8210【AD8210数据手册】在典型应用中，AD8210放大由负载电流通过分流电阻产生的小差分输入电压。

白白与瓜·2024-02-02 11:22

【数字IC精品文章收录】近500篇文章-学习路线-基础知识-接口-总线-脚本语言-芯片求职-安全-EDA-工具-低功耗设计-Verilog-低功耗-STA-设计-验证-FPGA-架构-AMBA-书籍-

硬件描述语言(Verilog)3.3linux操作系统3.4C语言3.5微机原理3.6汇编语言3.7计算机组成原理3.8计算机体系架构3.9STA静态时序分析3.10SystemVerilog3.11UVM3.12SVA3

程序员负总裁·2024-01-31 10:05

UVM实战笔记（七）

第七章.UVM中的寄存器模型7.1寄存器模型简介7.1.1带寄存器配置总线的DUT本章节使用的DUT带寄存器配置，代码如下：moduledut(clk,rst_n,bus_cmd_valid,bus_op

搬砖小张·2024-01-29 03:27

关于uvm_reg_predictor #() predictor

1、ExplicitRegisterPredictor`uvm_reg_predictor`类定义了一个预测器组件，用于基于在物理总线上显式观察到的事务来更新寄存器模型的镜像值。

禅空心已寂·2024-01-29 03:26

【UVM源码】sequence机制使用方法和源代码解析

sequence的body方法开发：(2)sequence启动方式：(3)virtualsequencer二、sequence机制源代码解析Sequences类继承关系sequence相关类的源码文件介绍uvm_sequence_item.svh

飓风_数字IC验证·2024-01-22 12:01

UVM的guideline

UVM库是类的集合，它通过提供如何使用SystemVerilog中的功能结构，使SystemVerilog语言使用起来更为通用顺畅。然而，在许多情况下，UVM提供多种机制来完成相同的工作。

谷公子的藏经阁·2024-01-18 04:03

你真的了解UVM sequence的运行机制吗

1.前言UVM在sequence里提供了很多的callback方法给用户，从而更灵活地完成各种复杂场景的交互和控制执行顺序。

谷公子的藏经阁·2024-01-18 04:02

UVM自学笔记：项目之五——完善agent（driver、monitor、sequencr）

目录1.driver的编写2.monitor代码编写：3.slave_module的完善4.跑一下testcase1.driver的编写我们将driver的所有信号都完善，并且在reset_phase执行reset_do()命令，对所有信号进行上电复位的初始化。完善好的driver代码如下：2.monitor代码编写：在编写monitor的时候，采用了和编写driver不同的方式，这种方式实现起来

IC_SH·2024-01-17 06:37

UVM自学笔记：项目之四（重难点）——具有AHB二级流水特性的高适用性driver的编写（考虑到hready为低情况）

目录1.driver写功能编写，为了验证driver的功能我们同时需要完善sequence、sequence_item、env、testcase以及模拟DUT行为的Slave_module1.1interface的编写：1.2driver写功能编写：1.2.1初始main_phase代码：1.2.2满足AHB二级流水要求的main_phase代码：1.2.3.do_drive任务代码：1.2.4.

IC_SH·2024-01-17 06:36

UVM项目之二：验证计划的编写

AHB_SRAMC验证计划1.文档信息1.1版本版本日期描述作者V1.02021/8/14从sramc_top层直接验证ZhangshuhuaiV2.02021/8/24内部模块ahb_slave_if的验证Zhangshuhuai1.2参考文档名称日期作者基于AHB总线的SRAM控制器设计的需求分析.doc未知未知基于AHB总线的SRAM控制器架构设计.doc未知未知基于AHB总线的SRAM控制

IC_SH·2024-01-17 06:06

UVM项目自学笔记之一：阅读design specification

目录一、IC验证流程二、designspecification一、IC验证流程在此次UVM项目中，笔者将使用UVM的平台架构和编码风格实现AHB—SRAMC的验证工作。

IC_SH·2024-01-17 06:06

关于uvm_subscriber

目录summary：Ports：analysis_exportMethods：newwritesummary：Thisclassprovidesananalysisexportforreceivingtransactionsfromaconnectedanalysisexport.Makingsuchaconnection“subscribes”thiscomponenttoanytransact

禅空心已寂·2024-01-15 03:29

Java基础自学记录七

面向对象编程(中级部分)此为笔者个人笔记，如有错误还请指出关于IDEA只要不在DOS下允许，编码都用UTF-8在IDEA中，当run时，会先编译成一个.class文件，再运行.class文件在out文件夹中IDEA快捷键盘删除当前行ctrl+d复制当前行ctrl+alt+c补全代码alt+/ctrl+/添加注释去除注释快速导入类alt+enterctrl+shift+l查找ctrl+alt+l格式

MXYLL_·2024-01-12 01:09

Unity Shader - Ray Marching Study Summary - 学习汇总

自学记录用RayMarching字面意思就是：光线步进。

Jave.Lin·2024-01-10 20:52

uvm_component---super.xxx_phase

对于build_phase来说，uvm_component对其做的最重要的事情就是自动获取通过config_db：：set设置的参数。

li_li_li_1202·2024-01-02 16:32

29 UVM Command Line Processor (CLP)

类似地，UVM提供了一个接口来提供命令行参数，从而提供了灵活性，在“uvm_cmdline_processor”类的帮助下可以避免重新编译testbench。它允许使用不同的配置运行测试。u

小邦是名小ICer·2024-01-01 22:58

30 UVM Adder Testbench Example

1AdderDesign加法器设计在时钟的上升沿产生两个变量的加法。复位信号用于clearout信号。注：加法器可以很容易地用组合逻辑开发。引入时钟和重置，使其具有测试台代码中时钟和重置的样子/风格。moduleadder(inputclk,reset,input[7:0]in1,in2,outputreg[8:0]out);always@(posedgeclkorposedgereset)beg