E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
UVM自学记录
uvm
通信
TLM通信在芯片开发流程中,有两个地方对项目的助推起到了关键作用:系统原型、芯片验证系统原型一般是通过硬件功能描述文档来模拟硬件行为,而行为要求不同于RTL模型。系统原型可以提供一个准确到硬件比特级别、按照地址段访问、不依赖于时钟周期的模型,该模型通常基于SystemC语言,而系统原型中各个模块通过TLM可以实现宽松时间范围内的数据包传输。芯片验证是在RTL模型初步建立后,通过验证语言和方法学例如
狮驼岭上的小钻风
·
2023-08-14 19:36
uvm
uvm
基于python的
uvm
仿真脚本
声明:本文中的大多数代码都来源于张强编著的《
UVM
实战》,这本书是初入职场时导师买的一本书,也引导我走上了验证工程师之路,在这里向作者表示感谢,也谢谢我的导师。
是小黄同学呀~~
·
2023-08-10 09:38
仿真工具和脚本
python
user-defined phase 自定义
uvm
_phase
code=83c3b8b8799e11ec8a7585ec8adb0e95先来回顾一下phase是怎么从上面被调用起来的:
uvm
_domain::g
li_li_li_1202
·
2023-08-09 21:01
Unity基础(0)—— Vector3的简单使用
1.Vector表示向量、矢量的意思,含有大小和方向;Vector3由名可得表示三维向量,包含想x,y,z三个分量(供
自学记录
)。
天策府狼崽子
·
2023-08-04 16:27
unity
游戏引擎
questasim常见问题解决方案
问题描述一:**Error:(vlog-13069)E:/questasim_project/
UVM
_platform/my_driver.sv(5):near"
uvm
_driver":syntaxerror
不吃葱的酸菜鱼
·
2023-08-03 19:12
java
前端
javascript
1-搭建一个最简单的验证平台
UVM
,已用Questasim实现波形!
UVM
-搭建一个最简单的验证平台,已用Questasim实现波形1,背景知识2,".sv"文件搭建的
UVM
验证平台,包括代码块分享3,Questasim仿真输出(1)compileall,成功!
向兴
·
2023-08-03 19:41
UVM验证-项目实战
UVM
实验报告6-利用Modelsim搭建一个
UVM
验证平台并跑通程序显示波形
实验报告6-利用Modelsim搭建一个
UVM
验证平台并跑通程序显示波形1,背景知识2,搭建一个
UVM
验证平台3,确定几个重要组件的代码,全部都是.sv文件。
向兴
·
2023-08-02 09:57
数字IC前端设计工程师进修之路
VerilogIC前端开发
谈一谈
UVM
中的p_sequencer
先从SystemVerilog的语法说起我们先来看一个简单的例子:bird是一个基类classbird;bit[3:0]src=0;bit[3:0]drc=1;virtualtaskexec_task();$display("inbird");endtaskendclassparr是一个bird的扩展类classparrextendsbird;bit[3:0]test=2;virtualtaske
li_li_li_1202
·
2023-08-01 14:16
UVM
重点归纳(快收藏 !)
factory机制利用工厂机制的一般实现步骤:1.继承范式:classcomp_type/obj_typeextendsuvm_component/
uvm
_object;实例:classcomp1/obj1extendsuvm_component
IC修真院
·
2023-07-31 20:37
前端
java
javascript
[
自学记录
04|百人计划]前向渲染和延迟渲染
一、渲染路径渲染路径决定光照的实现方式。简言之,就是当前渲染目标使用光照的流程。二、渲染方式1.前向渲染(ForwardRendering)待渲染几何体→顶点着色器→片元着色器→渲染目标在渲染每一帧时,每个顶点/片元都要执行一次片元着色器代码,这时需要将所有的光照信息都传递到片元着色器中。虽然大部分情况下的光源都趋向于小型化,而其照亮的区域也不大,但即便是光源离这个像素所对应的世界空间中的位置很远
_Yhisken
·
2023-07-31 16:35
[自学记录]
TBR
GPU
性能优化
学习记录
渲染
【IC萌新虚拟项目】ppu整体
uvm
验证环境搭建
关于整个虚拟项目,请参考:【HISIIC萌新虚拟项目】PackageProcessUnit项目全流程目录_尼德兰的喵的博客-CSDN博客前言本篇文章完成ppu整体
uvm
环境搭建的指导,在进行整体环境搭建之前
尼德兰的喵
·
2023-07-27 11:00
ICer萌新入职虚拟项目
verilog
芯片
uvm
verification
IC
【System Verilog和
UVM
基础入门22】set_type_override_by_type
set_type_override_by_typepurevirtualfunctionvoidset_type_override_by_type(
uvm
_object_wrapperoriginal_type
开心快乐的
·
2023-07-21 21:08
汽车芯片IC验证
其他
【System Verilog and
UVM
基础入门14】
UVM
寄存器模型
第14讲
UVM
寄存器模型从小父亲就教育我,要做一个对社会有用的人!
开心快乐的
·
2023-07-21 21:37
汽车芯片IC验证
硬件架构
fpga开发
UVM
实战读书笔记-----持续更新
附录:systemverilog使用简介SystemVerilog是一种面向对象的编程语言,面向对象语言最重要的特点是所有的功能都要在类(class)里实现。一、结构体的使用structanimal{charname[20];intbirthday;/*example:20030910*/charcategory[20];/*example:bird,non_bird*/intfood_weigh
eachanm
·
2023-07-17 16:30
IC验证
UVM
UVM
学习笔记--寄存器模型 Register Model
1.寄存器模型(Registermodel)简介
UVM
的寄存器模型是一组高级抽象的类,用来对DUT中具有地址映射的寄存器和存储器进行建模。
一只迷茫的小狗
·
2023-07-16 16:17
verilog
FPGA
fpga开发
前端
自学记录
——视频书籍等资源评测(持续更新中......)
一、视频1.Coursera约翰霍普金斯大学HTML,CSS,andJavascriptforWebDevelopers课程这门课在Coursera上评分挺高的(4.8分),对HTML,CSS和Javascript都有讲解。作为初学者,HTML、CSS部分还是挺友好的,推荐配合一本中文书籍作为补充,看课之前可以先看一遍书上相关内容(相当于预习的作用),看视频会轻松一点。但由于课时原因,第四周开始的
Zaralike
·
2023-07-16 08:40
前端
前端
html
css
javascript
大前端
[UE5] 部署 Rider For Unreal Engine 编辑器
该文仅为
自学记录
,并非教程,可能存在谬误系统环境:Win10,UE5(引擎版本5.0.0)Rider(2022.2EAP4build222.2964.37,Released:June10,2022)Rider
North_777
·
2023-07-16 08:45
虚幻
ue5
游戏引擎
[UE4] 制作独立窗口插件
内容自学自B站AV244462117,P6该文仅为
自学记录
,并非教程,可能存在谬误系统环境:WIN10,UE4(引擎版本4.27.1),VisualStudio2022Community1.创建新插件在
North_777
·
2023-07-16 08:15
visualstudio
c++
ue4
[UE5] Epic商店引擎插件迁移
该文仅为
自学记录
,并非教程,可能存在谬误系统环境:Win10,UE5(引擎版本5.0.0)在Epic的虚幻商城中购买的部分资产会直接安装到引擎目录中,若想将此类插件迁移至自己的工程中,侧需要进行一系列操作
North_777
·
2023-07-16 08:15
c++
visual
studio
ue5
ue4
[UE4] 制作血条HUD
内容自学自B站AV71207348,P27该文仅为
自学记录
,并非教程系统环境:WIN10,UE4(引擎版本4.27.1),VisualStudio2022Community1.资产浏览器右键选择新建控件蓝图
North_777
·
2023-07-16 08:14
ue4
visual
studio
c++
UVM
平台仿真,如何在harness中get testcase得名字
UVM
平台仿真,如何在harness中gettestcase得名字
uvm
得平台在harness想要get到tc得名字如何实现?
吱欧周789
·
2023-06-22 03:58
硬件工程
SVA介绍(一)
UVM
擅长将需要验证的代码抽象成xaction级别,从而时间对验证对象的端到端比较。然而,对那些与时序强相关的代码如调度,验证效果不佳。对时序强相关的验证,可以通过SVA实现白盒验证。
weixin_39662684
·
2023-06-22 03:28
VCS
SVA
数字IC验证:Hands-on Coding之Harness Interface与内部的Interfaces
写在前面:之前的博客都是纯理论,虽然基础理论也很重要,但是最近几个月的实习,让我越来越感受到把理论(包括对SV语法的掌握,以及
UVM
体系的理解)转化成Coding不是一蹴而就的。
IC Beginner
·
2023-06-22 02:53
数字IC验证
芯片
IC
IC验证
【前端验证】通关寄存器与ral_model —— apb agent组件编写
前言【前端验证】通关寄存器与ral_model——一键式脚本gen_reg以上一篇文章为分界线,从这一篇博客开始进入ral_model在
uvm
环境中的集成环节。
尼德兰的喵
·
2023-06-19 19:05
uvm
ral_model与寄存器集成
尼德兰的喵全内容专栏
开发语言
芯片
verilog
UVM
UVM
中
uvm
_config_db机制背后的大功臣
1.前言本次讲一下
UVM
中的
uvm
_config_db,在
UVM
中提供了一个内部数据库,可以在其中存储给定名称下的值,之后可以由其它TB组件去检索。
谷公子的藏经阁
·
2023-06-19 00:05
UVM
Systemverilog
UVM
uvm_config_db
uvm_glob_to_re
uvm_re_match
python多分类混淆矩阵代码_深度学习
自学记录
(3)——两种多分类混淆矩阵的Python实现(含代码)...
深度学习
自学记录
(3)——两种多分类混淆矩阵的Python实现(含代码),矩阵,样本,模型,类别,真实深度学习
自学记录
(3)——两种多分类混淆矩阵的Python实现(含代码)深度学习
自学记录
(3)——两种多分类混淆矩阵的
weixin_39750731
·
2023-06-18 14:50
python多分类混淆矩阵代码
I2C学习笔记——00apb_tb、mst_seq_lib、test(env、test_sequence、test)
apb_tb:tb是在dut侧;导入tests、if文件;设定周期、复位;例化接口,将接口config_db到
uvm
_test_top.env.mst和slv中;`timescale1ps/1psimportuvm_pkg
林vv
·
2023-06-13 18:22
学习
笔记
IC验证学习笔记(MCDF)
UVM
实验2b-测试的开始与结束
二、测试的开始和结束
UVM
验证环境测试的开始、环境构建的过程、连接以及结束的控制。tb.sv通过
uvm
_config_db完成了各个接口从TB(硬件一侧)到验证环境mcdf_env(软件一侧)的传递。
林vv
·
2023-06-13 18:52
学习
笔记
【RISC_V课程笔记】导论
取指(if),译码(id),执行(ex)cpu中断系统的设计以cpu为核心的SOC设计,完成rom,ram,time的外设的设计用
uvm
对cpu进行验证(systemverilog)理论数字逻辑电路数字信号
Dovake
·
2023-06-13 10:34
笔记
UVM
--TLM2.0通信
TLM2.0通信TLM2.0是SystemC模型之间的核心传输方式,它于2009年发布并随后成为IEEE标准IEEE1666-2011。与TLM1.0相比,TLM2.0提供了更丰宫、更强大的传输特性,主要包括:•双向的阻塞或非阻塞接口;•时间标记;•统一的数据包。通过这些特性,TLM2.0使得接口之间的通信更趋于标准化,更容易为系统构建抽象模型。虽然TLM2.0开始作为SystemC标准库的一部分
创芯人-- Fly
·
2023-06-11 21:55
UVM
UVM
IC
I2C学习笔记——00apb_slv侧 drv变化
APBslave侧:apb_slave_driver.svh:例化config;注册;virtualvif;增加了bit[31:0]mem[bit[31:0]]来存放数据;声明函数new(stringname,
uvm
_componentparent
林vv
·
2023-06-11 20:46
学习
笔记
UVM
仿真环境搭建
环境本实验使用环境为:Win10平台下的ModelsimSE-642019.2代码dut代码:moduledut(clk,rst_n,rxd,rx_dv,txd,tx_en);inputclk;inputrst_n;input[7:0]rxd;inputrx_dv;output[7:0]txd;outputtx_en;reg[7:0]txd;regtx_en;always@(posedgeclk)
FPGA硅农
·
2023-06-11 10:05
数字IC设计
FPGA
UVM
fpga开发
数字IC设计
【AMBA学习】用VIP如何发送紧密连续的AMBA transaction
故本文简要阐述下如何实现极大化紧密发送ambatransaction.单笔AXItransaction`
uvm
_create(req_wr)req_wr.port_cfg
江左嘻哈说
·
2023-06-11 05:21
IC验证
UVM
学习——介绍
引言本专栏的博客均与
UVM
的学习相关,学习参考:【1】UVMTutorial【2】张强著,
UVM
实战(卷Ⅰ)【3】DownloadUVM(StandardUniversalVerificationMethodology
在路上-正出发
·
2023-04-17 07:30
UVM理论学习
学习
systemverilog
UVM
Ubuntu16.04+Cuda8.0+Theano深度学习环境搭建三
总结一下过程当中踩过的坑:一、报错couldnotinsert'nvidia_367_
uvm
':Invalidargument到官网下载适合自己系统的CUDA8.0安装包.
MarkSJL
·
2023-04-16 21:26
uvm
_component源码解析
一、为什么在实例化comonent的时候要指定一个parent答:为了构成树状结构,方便以后的组件遍历具体解释:为了遍历,二、代码分析2.1为了实现上述的功能,需要下面的两个联合数组这个父指针就是m_parent2.2我们只关注红框部分,<
youzjuer
·
2023-04-16 18:18
uvm
uvm
uvm
_root源码分析
上述的
uvm
_root要保证一个实例存在,需要用到单例模式。
youzjuer
·
2023-04-16 18:18
uvm
单例模式
开发语言
uvm
在win10中执行
uvm
实战中的例子
一、安装modelsim二、在文件夹下编写bat脚本编写的脚本为:(名字为exex.bat)vlibworkvlog-ffilelist.fvsim-ctop_tb+
UVM
_TESTNAME=base_test-do"run-all
youzjuer
·
2023-04-16 18:48
uvm
uvm
数字ic
fpga
debian12 系统 开机自动加载 nvidia-
uvm
debian系统不知为何,开机没有自动加载nvidia-
uvm
设备,需要在主机系统手动启动任意一个cuda程序才能加载,非常坑爹。
ONE_SIX_MIX
·
2023-04-15 21:45
Linux
linux
debian
运维
lxd容器
108.使用GPU运行深度学习
1.2或者1.3以上即可108.2操作演示1.启用GPU的限制加载nvidia.ko模块,创建/dev/nvidiactl设备,在/dev/nvidia0下创建设备列表同时还会创建/dev/nvidia-
uvm
大勇若怯任卷舒
·
2023-04-15 15:58
Hadoop
hbase
kafka
flume
入门前端框架Layui
作者:@哈桑c(CSDN平台)⛺️专栏:前端
自学记录
文章目录文章简介说在前面的话需要具备的基础1、Layui的介绍2、Layui的下载和使用3、Layui示例4、Layuimini+layui-vue结语文章简介本文为大家介绍前端
哈桑c
·
2023-04-14 18:07
前端自学记录
前端框架
layui
前端
javascript
css3
WPF-计时器
WPF-计时器(
自学记录
)用的wpf为vs2017,应公司要求在采数时加入计时器,并一并保存下来。做个记录,主要为在WPF中,计时器的用法。
橙黄橘绿时、
·
2023-04-14 16:03
SystemVerilog |
UVM
| 使用Objection管理仿真结束
Objection是
UVM
框架中用来同步不同组件的相同phase,以及决定当前测试用例什么时候结束(end-of-test)的机制,这也是用户在拿到
UVM
之后最直白的使用场景。
IC观察者
·
2023-04-14 10:33
IC设计
集成电路
硬件工程
fpga开发
关于如何自学数字验证+SystemVerilog+
UVM
,该怎么进行?
首先我们来看自学的路径:第一阶段首先你需要有基本的数电基础,明白数字电路运行的原理和一些基本的常识,这个时候推荐你看《数字电路基础》第二阶段在懂得了基础的数字电路原理和常识之后,你需要将该数字电路转换成实际的硬件,即需要用硬件描述语言去把这个电路给实现出来,市面上用的最多的还是Verilog,此时需要学习如何用Verilog硬件描述语言与一个具体的数字电路联系起来,需要建立硬件设计的思维和概念,学
程序员Marshall
·
2023-04-13 21:31
UVM
芯片
cesium
自学记录
(一)
简介:Cesium是国外一个基于JavaScript编写的使用WebGL的地图引擎。Cesium支持3D,2D,2.5D形式的地图展示,可以自行绘制图形,高亮区域,并提供良好的触摸支持,且支持绝大多数的浏览器和mobile。主要功能:1.使用3dtiles格式流式加载各种不同的3d数据,包含倾斜摄影模型、三维建筑物、CAD和BIM的外部和内部,点云数据。并支持样式配置和用户交互操作。2.全球高精度
智商偏低
·
2023-04-13 17:43
Cesium
node.js
typescript
前端
一、
UVM
Sequencer 和Driver
需要注意的几个重点:1、端口和方法:driver同sequencer之间的TLM通信采取了get模式,即由driver发起请求,从sequencer一端获得item,再由sequencer将其传递至driver。作为driver,只要它可以从sequencer获取item,它就可以一直工作下去。sequencer和item只应该在合适的时间点产生需要的数据,而至于怎么处理数据,则会由driver来
dangdang爱章鱼
·
2023-04-11 20:26
驱动开发
硬件工程
二、
UVM
Sequencer和Sequence
接下来对sequence挂载到sequencer的常用方法总结,可以通过这些方法和宏的介绍,了解到它们不同的使用场景面对多个sequence如果需要同时挂到sequence时,那就要面临这仲裁的需要,
uvm
_sequencer
dangdang爱章鱼
·
2023-04-11 20:26
硬件工程
路科验证
UVM
入门与进阶详解实验3
在
UVM
——lab3中,将SV环境移植到
UVM
的重点内容如下:TLM的单向、多向通信端口使用TLM的通信管道
UVM
的回调类型
uvm
_callbackUVM的一些仿真控制函数TLM单向、多向通信1、何为事务级
dangdang爱章鱼
·
2023-04-11 20:55
开发语言
fpga开发
硬件工程
路科验证
UVM
入门与进阶详解实验4
在
UVM
实验3中,实现了monitor、referencemodel与checker之间的通信是通过TLM端口或者TLMFIFO来完成,相较于之前的mailbox句柄连接,更加容易定制,使得组件的独立性提高
dangdang爱章鱼
·
2023-04-11 20:12
硬件工程
【从零开始学习
UVM
】12.7、
UVM
RAL(续更) ——
UVM
RAL模型全局声明和内置定义
RAL模型定义DefinesDescription`
UVM
_REG_ADDR_WIDTH最大地址宽度(inbits)默认值=64用于定义
uvm
_reg_addr_t类型`
UVM
_REG_DATA_WIDTH
ReRrain
·
2023-04-11 00:30
#
从零开始学习
UVM
UVM
数字IC
数字IC验证
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他